技术论文题为“Floorplet: Performance-aware平面布置图Chiplet集成框架”由香港中文大学的研究人员发表和加州大学伯克利分校。
文摘:
“chiplet是一种集成电路,包括整个系统的功能的一个良好定义的子集。与传统的单片芯片系统(soc), chiplet-based架构能降低成本,提高可重用性,代表一个前途光明的大道继续摩尔定律。尽管multi-chiplet架构的优点,平面布置图设计chiplet-based架构已收到有限的注意力。成本和性能之间的冲突需要权衡在chiplet平面布置图设计额外的延迟引入先进的包装可以降低性能。因此,平衡能力、性能、成本、区域和可靠性是至关重要的。应对这一挑战,我们提出Floorplet框架组成的仿真工具的性能报告和综合成本和可靠性优化模型。我们的框架使用开源Gem5模拟器建立性能之间的关系,平面布置图第一次指导平面布置图multi-chiplet体系结构的优化。实验结果表明,我们的框架inter-chiplet沟通成本降低24.81%。”
找到技术论文。2023年8月出版(预印本)。
李Shanyi, Chen时新,甄壮族、苏郑,郑Liang Tsung-Yi Ho贝Yu,阿尔贝托·l·Sangiovanni-Vincentelli。“Floorplet: Performance-aware平面布置图Chiplet集成的框架。“arXiv预印本arXiv: 2308.01672 (2023)。
相关阅读
Chiplet电子书
电子书:Chiplets可能是半导体行业的最严重的挑战,但他们是最好的前进道路。
Chiplet计划就立马高速运转起来
问题包括设计、制造、包装、和可观察性都需要解决这种方法成为主流之前对于许多应用程序。
留下一个回复