Chip-Package-Board成长问题

系统迁移从一个死在一个包在一块板子上,多个模具与多个包装选项和多个PCB形式因素,是成为重要系统规划,装配,和优化设计到制造流程的更早。

这是说起来容易做起来难。多个工具和操作系统现在用于流程的每个阶段,特别是对于复杂的gpu和cpu的最新手持移动设备。试图桥这些世界能够分析各种物理组件之间的权衡,软件和封装选择单个供应商的环境中是很困难的。但这些作品变得如此纠缠在一起,如果设计决策基于这些权衡不足够早,芯片可能会确信无疑的包和董事会的选择。

“这并非易事,因为它本质上是一个连续的过程,”基思·费尔顿说,产品营销经理导师图形。“因此,包装世界出现在太晚的时候这里进军。然而,PCB-driven世界,共同设计也逐渐吸引大型系统公司PCB团队已经能够与包装公司工作。”

权衡的数量需要考虑预先显著增长。而粒度有很大好处的,能够创建正确的权力,性能和成本为一个特定的市场,可能的选择的数量,配置和包装方法是巨大的。

“如果你正在设计一个带通滤波器,你把它放在芯片,或者你把它放在包中,或把它放在PCB吗?如果我设计一个天线,它去哪里?这种跨域的能力权衡今天技术中被忽略的一块,”约翰说公园,抑扬顿挫的产品管理总监IC包装和跨平台的解决方案。“在一些电子产品公司,他们的处理器必须符合两个,三个或四个不同尺寸的智能手机和平板电脑,机顶盒或手表公司,其他设备,所以在设计芯片,工程团队现在想确定正确的包装解决方案基于端系统,设备必须坐在形式因素。”

这些决策需要在架构级别。因此,设计团队正在寻找一个寻路环境,非常有限的数据或没有数据,他们可以开始模拟chip-package-board交互是什么样子。在某种程度上这已经完成在主流桌面工具和Microsoft Visio一样,幻灯片,以及在白板上画东西,但一个更加正式的方法寻找目标勘探早期设计阶段可以预防很多问题在之后的流。

这样一个平台需要支持跨平台的布图规划之类的东西。“如果我想把这个设备从这个董事会其他董事,或者从董事会到包,系统中或其他地方,你需要这种灵活性,很多缺失的今天,”派克说。”具体地说,如果你把chip-package-board系统一起,你想要一个带通滤波器在PCB,和把它包中,有一些技术物理域之间的重新映射。但它不将自动映射回逻辑域,所以示意图或连接工具管理每个芯片的具体实现,包和PCB,注释之间,“嘿,我只是做了一个物理平面图搬这个结构从这个领域到另一个领域,我需要我的原理图自动反映,“——今天,因为这些图表绘制在不同的工具,使用不同的方法,在不同的操作系统。这是一个巨大的挑战来解决特定的跨域分区。”

他说,目前没有正式的流动,所以都是一个手动过程,有人去削减了很大部分的逻辑示意图,然后复制粘贴到不同的示意图。之后,他们希望他们抓住正确的部分。

所有的供应商正在研究更好的自动化的工具和方法,可以配合芯片,包和董事会或系统更加无缝,获胜者将潜在的巨大的战利品。解决这些问题带来了一个重要的发展机遇和传统比例将变得更加困难。

“有一系列的传递从芯片级到系统级包级别,“Aveek Sarkar说,Ansys的产品工程的副总裁和支持。“我们的目标是协调工作流跨物理。很多这涉及wafer-level包装(台积电)等信息,这是存在。用例分析,签字,电源管理,有时嵌入式multi-die、动力分析和防静电。增加了许多层的数据,那么问题就变成了如何做,变成一个有意义的分析?”

兄弟姐妹或邻居
这是一个问题。另一块是谁负责做的集成分析和监督所有的碎片?

“合作设计听起来不错,但是试着把它付诸实践,”费尔顿说。“今天有三个阵营的人——芯片,包装,和董事会的营地——每个在他们自己的环境。包装和董事会阵营更像兄弟姐妹,而不是隔壁的邻居。IC团队略有不同,因为他们往往是独特的,他们会做很多事情基于脚本,但它们不是非常互动的人。它总是一个挑战找到负责的人。从历史上看,任何公司参与合作设计,如王智立公司正在设计的芯片,它就像名言关于早餐,猪,和鸡有关。王智立公司芯片团队承诺,因为他们是设计芯片,但通常他们外包给包或单独的一个组来做的一些方案。即使在今天,很多公司仍然使用一个OSAT去做,所以他们必须互动,他们通常使用好,老式的Excel电子表格。但这真的不是合作设计,变化是非常痛苦的。”

甚至愿意承担的任务是找到的人是很困难的。获得专业知识在任何一块chip-package-board /系统已经够困难了,但是跟踪依赖关系的数量和可能的设计超出了在一个复杂的交互功能,即使是最多才多艺的专家。这些系统太大,太多的变量,并不是每个人都从同一角度方法问题。

“你必须提供看问题的能力从每个域的角度来看,“费尔顿说。“举例来说,有人在datacoms市场的产品是一个系统,包含一个或多个多氯联苯希望最大化他们的最终产品的性能,这是一种网络设备。显然,速度是非常重要的,但也是可靠性和成本。他们希望能够影响包球。他们并不真正关心的芯片方案。这才是真正的包人/芯片人的问题。他们所要做的就是定义球的包它允许他们尽可能少的层次,并获得最高的性能数据率在董事会层面。”

包装团队,与此同时,正试图把层的数量降到最低,因为它降低了成本,同时也确保计划执行。所以他们在中间,试图优化芯片和包。

”通常是偏向于芯片因为通常至少包开始生活的影响芯片设计团队,即使它不是由他们完成,并由一个OSAT,例如,”费尔顿说。

同时,OSATs看看市场的工具,从他们那边看到一个缺口。

“如果你看看扇出,这不仅仅是关于包,”William Chen说ASE研究员、高级技术顾问。“扇出的死亡。这是其中一个原因我们都认真工作,以确保它会成功的。这是关于wafer-level包装,wafer-level包装进来。”

但他指出,这个市场真的起飞需要更好的工具。所有主要的OSATs以及大型铸造厂,正在与EDA公司解决这个问题。

Multi-chip包装
可以得到芯片出门使用现有的工具,当然可以。复杂的soc和先进的包今天正在开发和生产有足够的收益。但它是痛苦的,因为宽度设计团队绞尽脑汁的问题非常复杂。只要提供足够的设备扩展PPA改进,几乎没有动力去开发工具需要自动化这个过程。

但是并不是所有随着行业预期。光刻技术进步了在过去的10年,芯片制造商的数量减少,和结束市场支离破碎。因此,没有实现盈利的清晰道路上许多公司开发7海里SoC。这使重新关注multi-chip包装,特别是扇出wafer-level包装(FO-WLP)和2.5 d,提供潜在的重大改进的功率和性能和更快的上市时间。

“感兴趣的方面包括更好的系统级性能,改善延迟和电源管理,”帕特里克Soheili说,产品管理副总裁和公司发展eSilicon。”也有减少复杂性和成本,更好地利用现有的模具不受益于收缩过程(例如:AMS,高速并行转换器),更有效的IP /块重用,提供增加带宽和高带宽内存技术,和更好的产量和成本管理与分治策略利用收益率甜点。”

eSilicon开始为这些类型的应用程序开发测试芯片和2011年挑了这些设计的独特的挑战,包括插入器和包路由,可制造性设计(DFM) multi-chip包,信号和电源完整性分析,热完整性和管理、翘曲和co-planarity分析和规范。大量的仿真和测试设计测量需要在所有这些领域中。因此,eSilicon发展高带宽连接允许multi-die集成不需要插入器。

“今天,我们正在研究几大finFET海尔集团客户设计,包括多个模具与先进的包装技术集成,”Soheili说。“这些设计都录制了,将去生产在未来几个月。”

Rajesh Ramanujam、产品营销NetSpeed系统,也看到了上升初期布图规划的兴趣,主要是由非平凡的时间地点和路线今天的复杂的设计,由多个模具更加复杂和复杂的包装。

为了解决这个问题,这些工具必须能够解释各种不同物理特性的死了,流程节点,包,和PCB, Ramanujam说。“芯片I / o的时间特征通常是在后期阶段,揭示问题无法解决的或转化为较低的性能。能够模拟各种前期特征将有助于提前计划为这些情况。从知识产权的角度来看,可配置特性将有助于适应这些情况。“特别是IP应该能够适应各种孵蛋的方法,时钟倾斜/延迟,不平衡时钟树,缓解努力从物理设计,能够适应各种流程节点。

当它归结到它,可以总结chip-package-board的挑战三个挑战,费尔顿说:
•负责的是谁?环境必须满足设计师的工作方式和需求。它不能是完全陌生的,也不会被采纳。
•最好的办法是什么数据有效的各种环境吗?合作设计的数据是至关重要的,但它也有足够的灵活性,允许ECOs和其他快速变化。这些变化在其他环境中占怎么样?”
•在签字会有足够的信心吗?在某种程度上设计师必须确保模具上的信号去正确的球包,向右突破模式在黑板上,整件事是正确的和工作。这需要整个堆栈lv的基质。

但毫无疑问早期的好处,智能权衡在chip-package-board世界,但它必须是钢化的现实设计团队是如何运行的。,直到这些问题通过工作,合作设计的进展可能无法充分发挥潜力。

“虽然silicon-package-board工程经理希望合作设计方案作为一个整体的环境中,在现实中,他们说这是一个神秘的人,”费尔顿说。“那个人不存在超越管理。你会听到一个工程的高级副总裁说,正是他们想做的,但是你问的团队负责,和房间里的每个人都将看窗外,直到有人手法令。”

有关的故事
影响比例
有越来越多的选择处理设备扩展问题。他们带来挑战。
在先进的包装少了什么
当谈到multi-board multi-chips-on-a-board设计,工程师们所有他们需要的工具吗?