7 nm设计成功从多域Multi-Physics开始分析

公司可以受益于最新的半导体工艺技术的进步提供更小、更快和更低的电力产品,尤其是对于那些服务移动,高性能计算和汽车ADAS的应用程序。通过使用7海里流程,设计团队能够添加更多的功能集成在一个芯片中,低功耗的缩放操作电压下降到500 mv在不牺牲性能。然而,设计失败的风险及其相关成本在这个高级节点明显高于以往。

当电源电压可以低至500 mv,阈值电压不相应的规模,导致更严格的噪声容限和小窗口可以接受的电压降。更高水平的一体化会导致电流密度的增加,以及更多的芯片的功率密度变异。随着金属电阻的增加,这使得满足可靠性要求,如电迁移(EM)和静电放电(ESD)一个主要的设计挑战。本地化finFETs裂解炉燃烧的影响进一步加剧热影响芯片的性能和可靠性。此外,使用2.5 d / 3 d堆叠死和包装信息创建额外的设计复杂性。

准确的模型芯片,包和PCB
今天芯片包括高性能、低功耗数字逻辑、高速DDR和并行转换器,模拟IPs,射频IPs和混合信号块,坐在一个先进的2.5 d / 3 d包甚至直接在wafer-level包装。动力输送网络(生产)在全球范围内影响芯片方案和PCB,因此传统方法无法分析的各个击破不牺牲准确性。这些看似不同的领域需要同时模拟获得的见解对芯片的真正的性能和行为。

复杂的IP,如并行转换器、锁相环TCAM和其他宏需要详细的暂时的准确和空间精确模型,捕捉他们的电气行为在多个不同的维度。甚至IPs的建模基础,如标准电池和记忆,必须足够详细抓住他们的电气状态皮秒精度(切换电流、电容)预测结合芯片的电压降,包和PCB签字制度的信心。特别是multi-height细胞。晶体管电平香料模拟在一个广泛的电源电压条件需要使这些模型相关和准确7海里SoC电源噪声分析。另外,你不仅需要一个模型的包per-bump决议准确反映合闸电流的空间分布,你也应该考虑将一个PCB的分析模型。

图1:Chip-Package Co-analysis流

模拟多目标交互
此外,传统的塔式设计方法侧重于单一任务签字没有多个设计目标之间的数据共享。即使有足够的旖旎,这种方法的有限的能见度可以产生错误的结果,增加设计失败的风险。相反,模拟需要捕获多个目标之间的相互作用。例如,观察能力和时间一起可以帮助你做出更好的power-versus-performance权衡和满足你的设计的性能目标。或理解增加电流密度以及更高的温度如何影响他们可以帮助你提高你的设计,不仅要满足验收要求,还要确保你的芯片在预期寿命可靠地运行。

为高级节点的可靠性是一个重大关切FinFET的设计。之间有密切的交互功率、温度、电磁和静电需要精确建模和模拟,以确保您的设计的可靠性。这些交互的上下文中也需要分析最新的包装技术。

热对EM和防静电的影响
Chip-package温度可以在芯片上产生重大影响的整体性能和可靠性。设计在7海里启用更高层次的集成,进而提高电流密度,提高了芯片的整体环境温度和包。这种温度的增加会降低设备的性能,加快新兴市场失败。此外,finFET设备导致局部自动加热,增加一层互连可靠性的挑战。增加信心,你的设计,你需要彻底分析热影响设备和互连的可靠性。

更高的互连电阻和电流密度加上更大的热变化增加新兴市场失败的风险。确定EM违反互联是很重要的,但它也是有价值的,理解的失败的概率给定的块,IP或芯片产品的生命周期。统计他们的预算使用适合基于(失败)的方法可以提供更好的可见性的整体可靠性设计。加上temperature-aware新兴市场分析,提供全面的寿命验证。

图2:热对新兴市场的影响

设计健壮的ESD保护小流程节点是一个真正的挑战。设计团队不再能够重用旧的节点计划的ESD设计窗口继续萎缩。同时,ESD保护环变得更薄,冒着的健壮性保护。使用堆叠或multi-die包装进一步加剧了问题通过添加复杂性I / O保护计划。准确地分析所有可能的ESD失败场景需要package-aware芯片级模拟。

图3:先进的防静电检查

高级包处理
最新的晶圆级包装技术,如台积电的信息,可以帮助减少功率和温度在死,包的厚度,但也更复杂。这些包并不总是平面的互联,可以有不规则的结构,这需要特殊处理对准确RLC提取和EM规则。此外,提取这些几何图形需要考虑包和死亡金属层之间的相互作用的准确性。

Thermal-aware机械应力是另一个可靠性问题需要建模的信息类型的包。

混合信号噪声耦合的影响
混合信号集成电路,特别是那些包含射频、模拟和数字核心,共享衬底噪声极为敏感。模拟和射频电路特别容易通过衬底噪声问题。高速数字电路注入噪声在特定谐波会导致破坏射频性能的ICs。设计团队需要精确的模型和分析衬底耦合噪声,确保芯片的鲁棒性。

依靠证明签字流程
在极其严格的噪声容限7纳米设备,至关重要的是不要低估价值的行业证明multi-physics签字流程。重要的是要确保你的提取、建模与仿真工具foundry-certified与成千上万的准确性tape-out成功,最大支持的专家团队的力量。

第一次成功是硅与传统分析方法越来越难以实现。提供高度集成和可靠的产品预计到今天的市场,它比以往任何时候都更为重要,以确保你的验证方法具有最广泛的覆盖水平最高的精度和可预测性以最有效的方式。