但称之为摩尔定律的延伸是错误的。
整个半导体行业已经意识到，规模逻辑的经济学已经不复存在。无论以何种标准衡量——每个晶体管的价格、每瓦的价格、每单位面积硅的价格——经济效益都不再处于有利地位。那么为什么还要继续呢?
答案比乍看上去要复杂得多。这不仅仅是惯性和继续缩小过去已经证明的东西。这个公式已经不再适用了，仅仅为了增加这些设备的密度而缩小处理器和内存的大小是一个坏主意。有太多的动态功率密度，泄漏和电阻导致热效应，更薄的介质引起更多的噪音——清单还在继续。从经济角度来看，制造这些设备的成本并不能提供足够的PPA来获得投资回报。
但是继续缩小功能有一个重要的好处。它在芯片上为更多不同的处理元素、不同的内存类型和更多异构架构提供了更多的空间。数据的增加，以及对至少部分数据进行本地预处理的需求(对于不同的市场，“本地”的含义将有所不同)，需要更大的吞吐量和更快的所有数据类型的处理。
具有讽刺意味的是，可伸缩性曾经被视为架构和微架构创新的替代方案。现在，它被视为一个推动者。因此，虽然在7nm之前，架构师们被留在了一边，但他们现在正在推动它，并且有充分的理由。有些处理器在处理某些类型的数据时比其他处理器更好，它们在数组中比作为单独的处理元素工作得更好，这取决于架构师如何使所有这些协同工作。
GPU集群可以比单个GPU更好地处理流数据，但它们太耗电，无法在任何地方使用。dsp集群可以对声音做同样的事情，但它们不太擅长经典的数字处理。然后是嵌入式fpga，用于可编程性和安全性，tpu用于加速特定算法，可能还会加入一些微控制器。mcu比CPU需要更少的能量，但CPU更适合协调各种功能，例如在哪里处理什么，优先级是什么，以及所有这些如何及时协调，通常以纳秒为单位。
在28nm制程时，所有这些都必须在PCB上完成。在3nm工艺中，这可以发生在单个芯片上，也可以发生在一个封装中的多个芯片上。甚至可以在模具或包装上印刷传感器以扩展该功能，并且可以在包装中安装系统以适应额外的功能。
问题是，所有这些都需要物理空间，这在今天正在开发的许多新的AI/ML/DL芯片中很明显。虽然性能可以通过将小内存与处理元件配对的新架构逐步提高几个数量级，但大多数这些芯片都是十字线大小或更大的尺寸。在某些情况下，芯片被缝合在一起，这就产生了一系列问题。
缩放和各种先进的打包方法是解决同一问题的两种解决方案，即需要处理的数据量正在飙升，而获胜的解决方案是那些可以最快地处理数据的解决方案。这两种方法的不同之处在于如何权衡单个ASIC的功能和速度与上市时间和灵活性。不管它们是如何实现的，它们都提供了一种增加数字电路密度的方法。
这种异构集成的新要求与摩尔定律所定义的扩展的原始意图之间存在着巨大的鸿沟。它涉及不同供应商的复杂功能组合，无论是在一个骰子上还是在多个骰子上，这更接近于夷平一个社区，建立一个智能城市，而不是试图将现有的房子分隔开，增加更小的房间。
有关的故事
节点中节点
减少进程裕度可以为整个节点提供值得扩展的好处。
先进的包装选择增加
但将多个芯片装入一个封装仍然困难且昂贵。
高级包装知识中心
关于先进包装的头条新闻、特别报道、白皮书和博客
避开摩尔定律
为什么现在多模解决方案受到如此多的关注。
包装中的功率、可靠性和安全性
为什么先进的封装现在是计算架构、5G、汽车和人工智能系统的关键元素。
焦点从2.5D转向扇形，以降低成本
中间体的成本仍然限制了最快和最低功耗选项的采用，但这种情况即将改变。
规模化的正确路径是什么?
随着成本的增加，新的架构和封装方法越来越受欢迎，但缩小的功能仍然在发挥作用。
先进包装的下一步是什么
随着规模扩大力度的减弱，一波新选项正在开发中。
|
|
|
|
|
|
|
|
|
|
伟大的文章
如果扩大规模能赚钱，它就会继续，市场会推动它发生。
如果扩大规模无法获得投资回报，谁来做呢?
金融决策会在物理学停止缩放之前停止缩放。
好话题。与其说扩展实现了体系结构创新，不如说扩展中的差异需要新的方法。内存的扩展速度远不如逻辑快，加上登纳德扩展的结束意味着新的更小的设备每平方厘米具有更高的热流通量。这意味着要找到更有效的算法特定架构，特别是那些更有效地将数据移动集成到管道中的架构。经典的CPU +缓存层次结构，缓存大小每增加一倍，只会提高几个百分点，所以这是对资源的糟糕使用，没有简单的解决方法。为了真正创造有价值的加速，人们需要在FPGA或ASIC中设计一个逻辑+内存块。
这种新的扩展要求创新者在上游找出值得解决的问题和解决这些问题的算法，在下游解决电源分配、信号密度包装和散热包装。这是一种垂直整合。