解决CMOS图像传感器独特的生产和良率挑战。
过去十年，对智能手机摄像头、视频会议、监控和自动驾驶的需求推动了CMOS图像传感器(CIS)制造业的爆炸式增长。在当今消费电子产品的生产中，独联体已成为越来越重要的元素独特的挑战在生产中必须解决这个问题。随着像素尺寸的缩小，我们看到与阵列中像素数量的增加呈反比关系，这对传感器的过程控制提出了挑战，特别是当它涉及到彩色滤波器阵列(CFA)和片上透镜(OCL)时。随着像素尺寸提高到1微米及以下，在像素阵列内发现亚微米缺陷和宏观水平变化的能力对于确保整个有源像素传感器阵列(APS)的均匀和通畅响应变得更加重要。
CIS与其他半导体器件不同的是，它将光能转换为电信号。它是在类似于半导体的硅片上制造的，并遵循典型的后端包装过程，如研磨、锯切和电气测试。典型的CIS器件在模具中心有一个ASP区域，外围有电I/ o(键垫)。去离子水通常用于清理晶圆减薄或模具隔离过程中留下的移动污染，这些污染具有固有的染色风险或在APS上留下残留物，影响光的量化，被认为是致命缺陷或产量限制缺陷。
CIS器件制造过程类似于典型的半导体器件，除了在彩色图像传感器中为APS中的光电二极管或像素添加了CFA和OCL过程以产生彩色图像。
CIS的典型后端打包步骤。
在彩色滤光片沉积过程中产生的缺陷对不同波长的照明很敏感。来自红色滤片沉积的缺陷对红色照明敏感，来自绿色滤片沉积的缺陷对绿色照明敏感。
APS的设计目的是吸收尽可能多的光。这种光吸收特性使得视觉检查非常困难，因为视觉检查依赖于反射光来产生图像。在正常的亮场照明下，APS看起来非常暗，而且不可见水渍或薄膜变化等缺陷。即使这些缺陷在强场照明下可见，但APS上的这些缺陷与背景的对比度非常低，传统的图像对比检测方法无法发现这种低对比度缺陷。
CIS晶圆的另一个产量限制缺陷是光刻胶(PR)涂层厚度的变化。APS上的PR厚度变化会影响图像传感器的性能。对于大多数类型的半导体器件来说，水渍或PR涂层厚度的轻微变化不是关键缺陷，但对于CIS来说，它们是关键缺陷，因为它们会影响对光的像素级响应。在CIS晶圆上发现的两种常见的PR厚度变化如下所示。这两种类型的PR变化都可能导致同一芯片内像素级光响应不均匀。随着300mm晶圆成为CIS制造的主要基础，在更大面积上保持PR涂层均匀增加了工艺挑战。
在CIS晶圆上发现了两种常见的PR厚度变化。
CIS的电气测试也不同于典型的半导体器件，因为输入是轻的。在电气测试期间，光照射在模具上，CIS模具将光能转换为电压。测试人员读取CIS芯片的电输出，将结果转换为图像格式，并且在电测试阶段可以检测到人眼可见的任何像素级变化。然而，电气测试后添加的任何缺陷，如水渍或锯切时的裂缝，都需要通过目视检查来检测。这就是为什么CIS模具以重建的晶圆格式交付给相机模块组装商的主要原因，并进行最终视觉检查，以检测有缺陷的模具。在最后的目视检查中发现有缺陷的模具，可以避免使用相机模块装配中的有缺陷的芯片，节省成本。
随着CIS技术的改进，模具变得越来越大，像素尺寸越来越小，保持过程在控制下以实现最大良率的挑战推动了对CIS检测的需求。
|
|
|
|
|
|
|
|
|
|
留下回复