中文 英语

标签:gate-all-around场效应晶体管

finfet让位给全能门
通过林的研究- 2020年11月18日-评论:0

当finfet第一次在22纳米节点上商业化时，它代表了我们制造晶体管的方式的革命性变化，晶体管是芯片“大脑”中的微小开关。与之前的平面晶体管相比，翅片在三面通过栅极接触，提供了更好的控制在翅片内形成的通道。但是，finfet已经达到了其用途的尽头。»阅读更多

3/2nm的挑战
通过埃德·斯珀林- 2020年9月15日-评论:0

Lam Research计算产品副总裁David Fried谈到了即将到来的工艺节点问题，向EUV光刻和纳米片晶体管的转变，以及工艺变化如何影响成品率和器件性能。»阅读更多

门全能的计量挑战
通过马克LaPedus- 2020年4月16日-评论:3

对于那些致力于3nm及以上全门fet工艺的代工厂来说，计量是一个主要的挑战。计量学是测量和表征设备结构的艺术。在每一个新的节点上，测量和表征器件中的结构变得更加困难和昂贵，而新型晶体管的引入使这变得更加困难。电动汽车……»阅读更多

云中的EDA
通过埃德·斯珀林- 2020年2月18日-评论:0

西门子业务部门Mentor的Calibre物理验证产品营销总监Michael White分析了对7、5和3nm工艺不断增长的计算需求，为什么从安全性和容量的角度来看云技术越来越有吸引力，以及云技术和新型光刻技术将如何影响新芯片开发的成本和复杂性。»阅读更多

7/5/3nm模拟模拟
通过埃德·斯珀林- 2020年1月27日-意见:0

Cadence产品管理集团总监Hany Elhak与《半导体工程》杂志讨论了高级节点的模拟电路仿真，为什么工艺变化是一个日益严重的问题，寄生效应和finFET堆叠的影响，以及在芯片中添加栅极全能fet时会发生什么。»阅读更多

高级过程控制
通过埃德·斯珀林- 2019年6月20日-评论:0

Lam Research计算产品副总裁David Fried研究了先进工艺公差的缩小，这对半导体制造的变化有何影响，以及如何在不转向新的晶体管架构的情况下实现规模化的好处。»阅读更多

6/5/3nm
通过安Mutschler- 2019年5月1日-评论:0

在每一代半导体制造技术的驱动下，复杂性已经达到了令人眼花缭乱的水平。在一个芯片上封装的晶体管越多，设计、验证和制造的每个环节就越复杂、越紧张。由于这些原因，整个系统必须作为一个整体来考虑，而不是尽可能地作为单个的构件来考虑。»阅读更多

7/5nm新设计方法
通过埃德·斯珀林- 2019年3月4日-评论:0

竞相制造具有多种不同处理元素和内存的芯片，使得设计、验证和测试这些设备变得更加困难，尤其是在涉及人工智能和尖端制造工艺的情况下。有两个基本问题。首先，由于邻近效应，这些设计中的所有组件都有更严格的公差。第二，作为……»阅读更多

提高模拟可靠性
通过埃德·斯珀林- 2019年1月17日-评论:0

Synopsys的定制编译器组副总裁Aveek Sarkar谈到了复杂设计规则的挑战，严格的设计方法，以及finFET节点布局前和布局后模拟之间的差距。https://youtu.be/JRYlYJ31LLw»阅读更多

规模化的正确路径是什么?
通过马克LaPedus- 2019年1月2日-评论

先进节点上传统芯片扩展的挑战越来越大，这促使业界更加认真地考虑未来设备的不同选择。随着业界制定5nm及更远的计划，规模化仍在名单上。但不那么传统的方法也变得更加可行，并获得了更多的关注，包括先进的封装和内存计算。一些选项…»阅读更多

←老帖子 更新帖子→

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu