中文 英语

最小化EM/IR对IC设计可靠性和性能的影响


随着技术和代工工艺节点的不断进步,集成电路(ic)的设计和验证变得越来越困难。在5nm及以下节点,随着行业从鳍级场效应晶体管(finFET)转向栅级全能场效应晶体管(GAAFET)技术,挑战变得更加明显。有许多问题……»阅读更多

在Si平台上以高足迹密度定义和生长III-V垂直纳米线


瑞典隆德大学的研究人员发表了题为“Si上密集垂直III-V纳米线的定向自组装和栅极全方位沉积的影响”的新技术论文。摘要:“制造下一代晶体管需要新的技术要求,如减小尺寸和增加结构密度。开发具有成本效益的生产工艺。»阅读更多

《第三维度的芯片制造


每隔几个月,就会推出新的改进的电子产品。它们通常更小、更智能、更快、带宽更大、更节能等等——这一切都要归功于新一代先进的芯片和处理器。我们的数字社会已经开始期待这种源源不断的新设备,就像太阳明天一定会升起一样。然而,在幕后,工程师们正在努力……»阅读更多

全门时代的半导体测试


过去两年,在人工智能、自然语言处理、自动驾驶汽车以及增强现实和虚拟现实技术的进步推动下,半导体行业实现了前所未有的增长。所有这些应用在很大程度上依赖于半导体的进步,以满足他们对巨大计算处理和通信带宽的需求,以使t…»阅读更多

精密选择蚀刻和路径到3D


缩放(缩小晶体管和存储单元等芯片中的微型设备)从来都不是一件容易的事,但要使下一代先进的逻辑和存储设备成为现实,就需要在原子尺度上创造新的结构。在处理如此小的维度时,几乎没有变化的空间。更复杂的问题是,需要去除材料的各向同性,或者,不…»阅读更多

精密选择蚀刻工具为下一个技术拐点铺平道路


在过去的十年里,对越来越小、密度越来越大、功能越来越强大的芯片的需求,促使半导体制造商从平面结构转向日益复杂的三维(3D)结构。为什么?简单地说,垂直堆叠元素可以实现更大的密度。使用3D架构来支持高级逻辑和内存应用程序代表了…»阅读更多

提高纳米片fet通道释放过程机械稳定性的内部衬垫工程


“研究了纳米片fet制备过程中的机械应力。特别是,在通道释放过程中,由重力引起的不必要的机械不稳定,通过三维模拟详细介绍。模拟结果显示了悬浮纳米片的物理缺陷和纳米片厚度的影响。基于几何原理的内隔层工程»阅读更多

向3nm节点迈进及超越:技术、挑战和解决方案


finfet的出现似乎还停留在昨天,它是器件尺寸限制的答案,这些限制是由缩小的栅极长度和所需的静电造成的。finfet的引入从22nm节点开始,一直持续到7nm节点。在7nm之外,纳米薄片器件结构将至少用于5nm节点,也可能用于3nm节点。纳米片器件结构是其大脑结构。»阅读更多

用AFMs进行埃级测量


原子力显微镜(AFM)市场的竞争正在升温,几家供应商正在推出新的AFM系统,以解决包装、半导体和其他领域的各种计量挑战。AFM是一个小而发展的领域,它涉及一个独立的系统,可以提供低至埃级的结构表面测量。1埃= 0…»阅读更多

3nm/2nm技术的竞争越来越不均衡


几家芯片制造商和无晶圆厂设计公司正在竞相开发3nm和2nm下一个逻辑节点的工艺和芯片,但事实证明,将这些技术投入大规模生产既昂贵又困难。它也开始提出一些问题,即需要这些新节点的速度有多快,以及为什么需要。迁移到下一个节点确实提高了性能和…»阅读更多

←老帖子
Baidu