中文 英语

一个实际的DFT方法对于大型soc和人工智能架构,第二部分


拉胡尔Singhal和Giri Podichetty本文的第一部分论述了针对(DFT)人工智能设计的挑战和策略来解决这些问题在模具水平。这部分侧重于人工智能芯片的测试需求,整合多个模具和记忆在相同的包中。为什么2.5 d / 3 d chiplet-based AI soc设计吗?许多半导体公司采用chiplet-based d…»阅读更多

先进的包装设计焦点转向系统的水平


发展势头的先进的包装正在设计die-centric集中向集成系统与多个死亡,但它也是紧张一些EDA工具和方法和创建空白的地区都存在。这些变化导致意想不到的地区生产。对于一些芯片公司,这导致了招聘放缓的ASIC设计人员和增加新乔…»阅读更多

HBM3:对芯片设计产生重大影响


对带宽的需求永不满足从高性能计算到人工智能训练、游戏、和汽车应用是推动发展的新一代的高带宽内存。HBM3 2 x将在每个堆栈带宽和容量,以及一些其他好处。曾经被认为是“缓慢而宽”内存技术来减少信号交通菲律宾人质……»阅读更多

架构设计插入器


插入器执行一个类似的功能作为一个印刷电路板(PCB),但当插入器移动在一个包的影响是显著的。遗留的PCB和IC设计工具都无法完全执行必要的设计和分析任务。但也许更重要的是,添加一个插入器设计可能需要组织变更。今天,领先的公司显示……»阅读更多

摄氏温度和应力分析3 d-ics热解决者


随着电子产品变得更小,更快,热环境问题正变得越来越有挑战性。这些问题普遍存在,可以出现在芯片,,包,和整个系统。本白皮书帮助设计师了解介绍的cross-fabric热能和压力挑战3 d-ics分析和节奏摄氏热解决如何帮助设计师表达…»阅读更多

芯片制造商越来越重视集成光子学


将光子集成到半导体的影响力越来越大,特别是在异构multi-die包,随着芯片制造商寻找新的方法来克服权力限制和处理增加卷的数据。权力已经结束以来日益关注Dennard缩放、发生大约90 nm节点。有更多的晶体管每毫米²,电线thinne…»阅读更多

声学计量的微细Microbumps 3 d IC


持续转向3 d集成要求形成多个垂直堆叠Si设备之间的电气连接,使高速度、高带宽连接。Microbumps通过硅通过(tsv)使高密度互联die-to-die die-to-wafer叠加,不同的应用程序。在本文中,我们目前的声学计量技术……»阅读更多

电热签收下创3 dic


Multi-die设计,2.5 d和3 d,一直受欢迎,因为他们提供极大的上升增加水平的集成,更小的足迹,性能等等。虽然它们有吸引力对于许多应用程序,他们还创建设计瓶颈领域的热管理和功率输出。3 dic,除了复杂的SoC / PCB交互中看到他们的2 d counterpa……»阅读更多

下一个先进的包


包装房子准备他们的下一代先进IC方案,对新的和创新的系统级芯片设计铺平了道路。这些包包含新版本的2.5 d / 3 d技术,chiplets、扇出甚至圆片规模的包装。一个给定的包类型可能包括几种变体。例如,供应商正在开发新的扇出包使用晶圆和面板。一个是……»阅读更多

EDA齿轮3 d


半导体工程坐下来讨论需要改变整个生态系统支持三维(3 d)芯片设计与诺曼Chang首席技术专家ANSYS的半导体业务单元;集成电路包装和产品管理总监约翰•公园在节奏的跨平台解决方案;营销主管约翰•弗格森在导师,刚果民主共和国应用程序西门子巴士……»阅读更多

←旧的文章 新帖子→
Baidu