为什么将一个FPGA chiplet和ASIC死在同一个包提供了灵活性和高性能。
下一代SoC平台正在迅速演变过程,把大量的数据从边缘;通过网络和云高数据和计算密集型应用人工智能和机器学习等高性能计算(HPC)和自动驾驶。因此,下一代asic需要更大,速度更快,进一步优化了性能,与前辈相比,力量和区域。最重要的是,这些相同的平台需要灵活,允许改变标准,进化算法和可重构处理的结构。
光谱的可编程解决方案,包括cpu和gpu, fpga提供了最高的计算能力最低的功率配置文件。然而,离散FPGA功能硬件加速器与处理器和其他计算解决方案价格昂贵,而且需要大量空间FPGA +支持组件。Speedchip FPGA chiplets是一个更好的解决方案,让FPGA功能更接近其他系统芯片,使更高的带宽,降低系统延迟,降低系统成本。集成一个FPGA chiplet和ASIC死在同一个包是一个理想的解决方案公司将FPGA的可编程性和灵活性的下一代高性能system-in-package (SiP)的解决方案。
Speedchip FPGA chiplets优化等嵌入到先进的SiP解决方案通过插入器或有机硅衬底2.5 d。与Speedchip chiplets,客户定义功能的FPGA chiplet通过指定附近地区的数量,内存块,DSP块和I / O接口所需的应用程序。Achronix然后发展Speedchip chiplet根据客户的规格。
阅读更多在这里。
|
|
|
|
|
|
|
|
留下一个回复