关于如何构建未来的芯片分为三个阵营。
有三个主要芯片制造商的选择在接下来的十年。他们所选择的选项取决于个人的需要,人才,多少和什么样的分化他们认为重要的。
选项大致分为三个categories-fence、桥梁或隧道。
栅栏选项
而不是改变任何东西,整个生态系统能坚持完善了过去50年,收缩功能和处理问题,一个节点。当然,这限制了努力,进入新的approaches-hence,栅栏。
FD-SOI至少提供了一种延迟这一决定的节点无需搬到至少一个node-22nm双模式是最后一个节点在193 nm浸技术将使用单一通过激光的工作,这是最后一个节点在finFETs不是必需的。这意味着吞吐量在铸造的晶片每小时高动态功率并不是主要的问题。这也意味着从28 nm设计是一个几乎直线使用2 d平面CMOS晶体管。
还有待观察会发生什么在FD-SOI 14 nm。支持者说有可能会有一个一代没有finFETs,和这一点商业上可行的EUV准备可以避免双重模式。甚至大部分CMOS可以更简单的在14 nm和10 nm EUV,有足够的工作经验和finFETs此时学习曲线更陡峭。
押注EUV多年来一直相当片面,与半导体行业失去一侧的赌注。不过,有明显的在两个方面所取得的进展,电源和光刻胶。这并不意味着大部分CMOS双模式消失,但它确实意味着多模式可以推迟到5 nm-allowing时间处理其他棘手问题,如RC延迟互联和新和柔软的材料,需要包括防止电子泄漏无处不在。
非常大的处理器公司看好栅栏选项,但有时他们安静而不那么quietly-investigating其他选项。
隧道选项
无论大芯片制造商可以继续下也是另一对夫妇流程节点,他们将需要新的晶体管结构。有很多吸收纳米管,横向和垂直纳米线场效应晶体管,和隧道FETs-and他们解决这个问题将电子从A点到B点的最大速度与最小的电阻和电容。
隧道是一个更加有趣的发展,部分原因是它可能是更高效的移动电子通过障碍而不是他们。最大的优势是较低的电流波动,因此较低的权力。但它也是一个新的晶体管结构。无论多么好的想法在实验室看,他们看起来完全不同,当他们包装在一起死,有各种各样的意外的物理,在7海里,量子效应。
TFETs的优势是他们可以使用相同的材料作为finFETs或场效应管。与纳米线,有问题可制造性尚未回答,如需要哪些材料移动电子穿过越来越狭窄的电线和这些材料是否可用,难以与商业,他们将增加多少成本。
虽然这是一个有趣的方式来构建一个晶体管,不过,在移动电子芯片是另一回事。硅光子学可能扮演一个有趣的和必要的角色如果III-V材料不按计划工作。
建立一个桥梁
选项3号桥的方法,不管它是一个插入器,通过在矽或其他专有的桥。鉴于最近台湾半导体(见相关的活动故事),很难忽略这是从OSATs生成的热情。
铸造厂和设备制造商选择,。首先,它提供了一个增长的道路,将工作不管多小功能萎缩在处理器和内存的平台上,并确保他们对新技术的投资将用于许多后代。开发新设备的成本和装备晶圆厂的最新设备的成本是巨大的,如果晶体管结构和材料需要改变每一个新节点,可以大幅提高了成本和创造新的瓶颈。
使2.5 d和3 d的架构,以及扇出,更有趣,兴趣是开始着火,物联网的产生独特的芯片使用标准组件和连接。
结论
虽然很容易看到这些方法要么/或,现实情况是,他们可能使用相同的芯片或包。7纳米处理器具有统一布局连接到一个内存堆栈和传感器在物联网设备,或一个FPGA或自定义28 nm FD-SOI芯片在数据中心,这些天几乎无法理解。
但同样需要一个生态系统使芯片更快,更便宜和更低的力量,它将一个生态系统来定义的下一阶段chipmaking-at正确的成本,与正确的性能和正确的电力/能源效率。很可能并不是所有的组件将在同一块芯片的硅,使用相同的工艺技术,信号不会使用相同的铜互联标准自130海里。
|
|
|
|
|
|
|
|
|
|
留下一个回复