改善电气性能和p型TFET低频噪声的特性


新技术论文题为“高压D2和H2退火对LFN属性FD-SOI pTFET“忠南国立大学和韩国研究人员发表的理工大学。“这项研究调查的影响高压氘(D2)退火和氢气(H2)退火的电气性能和低频噪声(LFN)完全耗尽silic……»阅读更多

在下一代的晶体管


首席技术官David炸(getentity id = " 22210 " e_name =“Coventor”],坐下来与半导体工程讨论了集成电路产业,中国、缩放、晶体管和过程的技术。以下是摘录的谈话。SE:在最近的一次圆桌会议讨论你谈到的一些集成电路产业面临的巨大挑战。你的一个大问题包括th……»阅读更多

TFETs和/或场效应管的低功耗设计


如前所述在减少与TFETs阈下摇摆,在12月的IEEE论文电子器件会议检查各种潜在的隧穿晶体管设计(TFETs)。专注继续在最近的计算机科学国际会议。特别是,Nadine Collaert讨论IMEC InGaAs homo-junction设备上的工作。许多化合物半导体设备取决于heterojunctio……»阅读更多

寻路FinFETs之外


尽管行业可能会继续想办法进一步扩展CMOS finFET技术比我们想象的可能,在不远的将来,使更快,低功率集成电路将需要更多的颠覆性变化。的东西,可能只有5至7年,有一个令人生畏的竞争技术的范围。通过过程将帮助改进,从E…»阅读更多

电力/性能:12月8日


减少晶体管开关电源的一个重大的挑战在电子晶体管开关操作期间减少功耗。然而,工程师在加州大学圣芭芭拉分校和莱斯大学展示了一种新的晶体管开关仅在0.1伏特,减少功率损耗90%以上相比,先进的场效应管。“steepn……»阅读更多

提高栅栏,挖一条隧道,建一座桥


有三个主要芯片制造商的选择在接下来的十年。他们所选择的选项取决于个人的需要,人才,多少和什么样的分化他们认为重要的。选项大致分为三个categories-fence、桥梁或隧道。栅栏选项而不是改变任何东西,整个生态系统能够坚持卫生大会……»阅读更多

10 nm之后是什么?


前28纳米半导体路线图是如此预测。每两年你可以保证特性将缩小,直到没有更多的原子离开了。两个大东西,很多小的事情后,轨迹看起来更不确定。大事情一边是明显culprits-EUV延迟,和RC延迟造成的细电线。这是艰难的科学。亲……»阅读更多

一对一:亚伦中国农历新年庆祝活动之前更换灯笼内


半导体工程坐下来讨论过程技术,晶体管的趋势和其他主题与亚伦中国农历新年庆祝活动之前更换灯笼内的副总裁过程技术和逻辑在Imec设备研发项目的主任。SE:芯片制造商增加16 nm / 14纳米的逻辑节点,在研发10 nm和7海里。当前的时间表10 nm和7海里?中国农历新年庆祝活动之前更换灯笼内:10纳米。我们将看到r……»阅读更多

晶体管的选择缩小7海里


芯片制造商目前正在加大硅finFETs 16 nm / 14 nm节点,计划规模相同的技术到10纳米。现在,该行业关注的晶体管选项7海里。有一段时间,几个下一代晶体管类型涉及的主要竞争者。目前,行业缩小选项和一个技术是一个令人惊讶的lea……»阅读更多

电力移动


几乎所有的演讲发表关于半导体设计或制造这些相互每个最终产品规范,使用先进technology-incorporates参考和/或能源。它已成为最持久,问题最多,当然谈论最多的问题从观念到市场应用。和谈话只会变得响亮……»阅读更多

←旧的文章
Baidu