在未来的设计中使用什么将取决于功率要求。
如在利用tfet减小阈值下波动在去年12月的IEEE电子设备会议上，他的论文研究了多种隧道晶体管(TFETs)的潜在设计。这种关注在最近继续CS国际会议．Nadine Collaert特别讨论了IMEC在InGaAs同质结器件方面的工作。
许多化合物半导体器件依赖于不同化合物之间的异质结:InGaAs/GaAsSb结在TFET设计中很常见。不幸的是，不同材料之间的界面往往有高水平的陷阱和其他缺陷。陷阱辅助隧穿是TFETs泄漏的重要原因。同质结可以潜在地实现更好的界面质量，因为结的两端使用相同的材料，但掺杂水平不同:CMOS器件可能是最熟悉的例子，由n掺杂和p掺杂的硅形成结。
IMEC的InGaAs同质结器件使用锌掺杂作为源，通过固相扩散或气相扩散传递，铟含量在53%至70%之间。到目前为止，他们最好的器件，53%的铟和气相掺杂，显示出低至54 mV/十年的亚阈值摆动。他们认为非常薄的1nm Al2O3./ 2 nm高频振荡器2栅极介质是实现这一结果的关键因素。
根据迄今为止的结果，tfet似乎将提供与传统mosfet不同的功率/性能权衡。许多减少泄漏的方法也会减少隧道电流，导致器件速度变慢。因此，当功耗要求非常严格时，tfet可能会提供更好的性能，但CMOS可能会在功率限制较小的情况下提供更好的绝对速度。宾夕法尼亚州立大学的研究人员提出了一种方法，这种方法依赖于异质电路，使用tfet实现“慢-常开”功能，而CMOS实现“快-睡”功能。
有关的故事
寻路超越finfet
在5nm及以上需要什么样的结构和材料。
晶体管的未来是什么
新的fet、量子比特、神经形态方法和先进的封装。
GaN电力半商用升温
科技进军电源市场，电动汽车和快速充电适配器即将问世。
一对一:Aaron Thean(2015年1月)
Imec的工艺技术和逻辑器件专家谈到了7nm和5nm寄生，新材料和晶体管，以及最大的未知。
CMOS之后是什么?(2014年1月)
有超过20个可能的继任者;碳纳米管、石墨烯和3D设备排在后面。
|
|
|
|
|
|
|
|
|
|
留下回复