CMOS之后是什么?

芯片制造商继续将CMOS晶体管的尺寸扩大到更精细的几何形状，但问题是这种情况能持续多久。目前的想法是，CMOS晶体管可以在2021年至少扩展到3nm节点。然后，CMOS可能会耗尽气体，这就需要一种新的开关技术。

那么基于cmos的晶体管之后还有什么呢?碳纳米管和石墨烯最受关注。随着时间的推移，该行业可能会向叠模或单片3D设备迁移。总的来说，有近20种可行的下一代晶体管候选，尽管CMOS有可能在长期内占上风。

令人惊讶的是，根据英特尔最新的性能基准，碳纳米管、石墨烯甚至3D设备都未能达到这一标准。英特尔的基准测试是在实验室进行的，基于吞吐量、功耗和其他标准。简单来说，英特尔目前名单上最有前途的设备被缩小到五种技术:自旋多数派门;自旋波设备;III-V隧道场效应晶体管(TFETs);异质结TFETs;石墨烯纳米带(GNR) tfet。

TFETs之所以有吸引力，是因为它们确实如此陡坡次门槛坡度装置和今天的mosfet的进化。这种基于自旋或纳米磁性的技术很吸引人，因为它们是非易失性逻辑器件。

英特尔的名单并不是一成不变的，很容易改变。其他人可能有不同的想法。例如，在Imec的下一代交换机列表中，研发组织目前确定了两种技术——异质结TFET和GNR TFET。

无论如何，如果CMOS触壁，基准测试提供了行业走向的线索。“这个行业有很多研究项目，”英特尔(Intel)高级研究员、流程架构与集成主管马克·波尔(Mark Bohr)说。“问题在于，其中许多项目都没有采用严格的基准。”

波尔说，英特尔的基准测试背后的想法是根据已知的标准缩小潜在的选择范围。“作为一个行业，我们没有足够的资金来资助所有项目，”他补充说。

显然，下一代交换机的开发将需要新的材料和制造工具。但是，即使有大量的资金和新的突破，下一代交换机何时出现仍然不清楚。半导体研究公司(SRC)的一个项目“纳米电子研究计划”(NRI)的执行董事托马斯·泰斯(Thomas Theis)说:“他们还没有预测到插入点。”他说:“现在确定赢家还为时过早。但乐观地说，我可以在10年内看到隧道fet的某种版本。但我还没有准备好对纳米磁性设备这么说。”

缩小选择范围
2005年，SRC成立了NRI，这是一个研究能够在2020年取代CMOS晶体管的未来设备的小组。NRI包括GlobalFoundries、IBM、英特尔、美光、德州仪器和几所大学。

一般来说，今天的mosfet被限制在60毫伏每十年摆动，这使得它们很难扩展到0.5伏以下。为了寻求打破这一障碍的技术，NRI正在探索四个基本类别的技术:带电(CMOS, TFET);电偶极子;磁性(自旋装置);轨道态(BisFET)。研究人员还在探索碳纳米管、石墨烯和其他技术。

大多数下一代技术都存在同样的问题。“原理不需要发明，”泰斯说，他是IBM派来的。“但这些技术目前都没有作为电压开关设备存在于实验室中。这将是一个重大突破，当有人给这些技术之一施加电压并使其转换时。”

根据一些专家的说法，这些挑战和成本可能会将下一代交换机的开发至少推迟几十年。加州大学伯克利分校(University of California at Berkeley)教授胡晨明(Chenming Hu)说:“不是所有的改变都值得做。”“至于CMOS之外的东西，我们真正谈论的是2030年或2040年左右。”

胡被认为是finFET之父，他相信CMOS可能会持续更长的时间，并且有充分的理由。芯片制造和设计成本正变得惊人。为了获得回报，芯片制造商可以将CMOS节点的周期延长到传统的两年。“在28nm节点上出现了一种模式，”胡说。“最大的不同是节点的寿命更长。在很长一段时间内，28nm技术都是最佳选择。”

一些芯片制造商已经或即将从平面晶体管转向finfet。今天的硅基finfet将达到10nm。然后，在7纳米，finfet可能需要新的和昂贵的III-V通道材料。他说:“我不认为这个行业会如此迅速地从14纳米迁移到10纳米和7纳米。”“一旦finFET成本下降，10nm节点将在很长一段时间内成为最佳节点。”

关于2.5D/3D堆叠模具，Hu表示，该技术对于主流应用来说仍然过于昂贵。“这有助于提高性能和动力，但我们不要忘记成本，”他补充说。

接下来是什么?
还有一些人认为，该行业迟早会需要下一代交换机。普遍的看法是，未来的技术必须具有许多与今天的CMOS逻辑器件相同的特征。

仅基于这一标准，业内已经淘汰了许多更具异国情调的候选产品——域壁环;电子结构调制FET;激子的场效应晶体管;还有石墨烯热晶体管。然而，业界仍在认真研究以下技术:全自旋逻辑;BisFET;石墨烯pn结;自旋场效应晶体管;旋多数门;自旋力矩三位一体; spin torque oscillators; spin wave devices; and the TFET.

根据Imec和英特尔的基准测试，TFET显示出最大的前景。针对5nm节点，TFET是一个门控二极管，利用电子隧道技术。TFETs在室温下可以突破60毫伏每十年的摆动势垒。“tfet的问题是它们的通电流比MOSFET小，”英特尔的研究科学家德米特里·尼科诺夫(Dmitri Nikonov)说。

在其基准测试中，英特尔列出了三种类型的tfet。异质结TFET和III-V型TFET有些相似，因为它们使用不同的材料制备pet和fet。最近，Imec描述了一种使用锗源硅上技术的异质结垂直TFET。“垂直发展给我们带来了优势，”Imec逻辑项目主管亚伦·西安(Aaron Thean)说。“我们可以有选择性地转换任何硅柱，并使用这种方法种植不同类型的设备。”

第三种TFET是GNR TFET，利用p掺杂的GNR作为源，n掺杂的GNR作为漏。GNR TFET有望实现陡峭的次阈值斜坡，但挑战包括GNR材料的制造。

GlobalFoundries高级技术人员陈安表示:“石墨烯和碳纳米管等新材料看起来很有吸引力。”“但考虑到CMOS的集成挑战。对于实际应用，我们需要研究系统，而不仅仅是具有有趣材料和结构的设备。因此，出于这个原因，我认为我们不会看到CMOS的替代品。业界将基于CMOS平台构建更好的系统。这意味着你仍然有CMOS，但你可以在此基础上构建更多功能。”

Chen对宾夕法尼亚州立大学描述的一种潜在的TFET技术更加乐观。在这项研究中，宾夕法尼亚州立大学描述了一种32核结构，在同一器件中结合了CMOS和TFET晶体管。“我认为这看起来更有可能，”他说。“其中一个核心可能是基于tfet的。一个核心可以是基于cmos的。CMOS在高性能方面做得更多。tfet做的是低功耗的事情。”

像英特尔、IBM、Imec和其他公司一样，Chen也看好基于自旋的逻辑，这属于自旋电子学或纳米磁学的广泛类别。该技术与MRAM相关，但它可以扩展到逻辑。“在自旋中，你不需要移动电子。你只需翻转旋转。在这个想法中，自旋电子学将消耗更低的功率，因为你不像电子那样移动任何东西，”陈说。

基于自旋的逻辑也很有吸引力，因为它结合了逻辑的切换速度和内存的非易失性。NRI的泰斯说:“当你关闭电源，然后重新启动时，逻辑电路中的每个设备都仍处于其状态。”“这也可能导致可重新配置的新方法。现在，可重新配置意味着fpga。使用基于自旋的设备，我们可以探索获得相同功能的新方法。”

然而，也存在一些挑战。“转换速度受到自旋动力学的限制，这是非常基本的，”泰斯说。“我认为，你必须重新发明这些设备。”

基于自旋的技术有几种，但最有前途的是自旋多数栅器件。该技术包括一个基于磁性材料的栅极。垂直的纳米柱位于栅极的顶部，可以开关底层的磁性。

“这个想法是你使用一个自旋扭矩。所有的输入都进来了。磁力加在一起，然后多数派获胜。这给了你一个多数功能，”GlobalFoundries的Chen说。自旋多数栅提供了一个陡峭的次阈值斜率，但问题是它有一个相对较小的通流性能。

一项相关的技术，自旋波装置，利用铁电材料内的自旋波来传递信息。交流电流引起输入磁化振荡，传播自旋波。“它是非易失性的，但我们还没有探索这种逻辑需要什么样的电路架构和应用，”NRI的泰斯说。

另一种技术，全自旋逻辑，也是人们感兴趣的主题。“所有的自旋逻辑都有好处，”泰斯说。“这意味着输入和输出之间是隔离的。这意味着你可以在传统逻辑电路设计师能够理解的范围内设计逻辑。”

基于自旋的设备、tfet和其他下一代技术显然很吸引人。但基于这些挑战，目前尚不清楚该行业能否在2020年前实现开发出可行的下一代交换机的既定目标。到那时，基于新技术设计和制造设备可能会过于昂贵，这让许多人相信CMOS将在可预见的未来占据主导地位。