优化是一个零和获得吗?赌博和玩的时候的安全。
试图紧缩芯片性能的最后一点听起来像是一个好主意,但它增加了风险和成本,延长开发时间,减少产量,它甚至可能限制芯片可以操作的环境。
然而,考虑到数量的保证金增加了开发过程的每一步,很明显,很多方面可以作出改进。“每一个设计可以优化给予足够的时间,但是时间是奢侈品,“Kirvy Teo说,业务发展副总裁Plunify。“权衡是通过定义一个零和游戏。克服这种模式是一个挑战。”
看似简单的理论上是少得多所以在实践中。“目标真实的性能指标和设计团队应该定义在设计的早期阶段,“建议Sureshbabu Kosuru,硅的工程总监Open-Silicon。“偷工减料,以满足严格时间表ups遇到性能问题的风险硅。设计团队应该开发和实践坚持铸造和最好的方法知识产权供应商建议建立利润到芯片,包括这些费用在项目时间表。”
这里的关键是所需的性能水平必须开发过程的一部分。在实现级别是“推动性能限制高度有限,风险很高,”尼尔说,营销主管的设计验证技术部门导师,西门子业务。“此外,如果性能不考虑老化,然后就像伊卡洛斯,你飞离太阳太近。”
图1:产品权衡。来源:哥本哈根商学院。
问题的一部分是,新技术可能有问题,不是完全理解或特征的设计师、开发人员流程的技术或EDA行业创造的工具。“设计团队应该意识到最新的技术转移及其不良影响,“Kosuru说。“他们可能需要额外的分析或改进的方法,以应对变化。铸造厂应定期更新客户的过程成熟度和利润率这design-aggressive利润率不杀设计以延长周期。”
有很多的利润来源。若昂Geada的解释,首席技术专家的半导体业务单位有限元分析软件有一个列表:
Geada的解释还提供了示例的一些交互,往往不考虑,包括:
一个重要的第一步是了解市场和环境的设计是为了操作。“是很重要的一个STA工程师了解芯片的功能和设计需要的环境条件下操作,“Open-Silicon的Kosuru说。“例如,如果设计并不意味着0°C以下,工作没有意义相近的设计标准-40°C的温度。在低技术节点(28 nm及以下),这就意味着我们可以改善的性能设计至少7%到10%由于温度反转现象。这里的权衡是IP供应商,包括单元IP供应商愿意为我们提供特征库所需的温度只有大量投资。这往往成为不利于设计关闭。”
关注点分离
许多工具在EDA流演变为特定的遇到的问题和解决方案。这通常导致工具分别处理每个问题。设计团队内的亦是如此。“基于传统的筒仓的设计方法后,芯片,包、董事会和系统设计师使用预先确定的利润来设计他们的特定的组件,“Youngsoo Lee说,在ANSYS CPS解决方案的高级产品经理。“这些设计都是由独立的团队,甚至单独的公司很少沟通。此外,现有的工具限制每个设计团队来分析和解决单一物理(时间、功率、温度等)一次没有任何可见性多个物理之间的相互作用。它不再足以单独设计和分析每个组件,也不接受只考虑单一物理。”
许多工具还简化了过程或做出假设,可能是悲观的。“电网统一过度设计的传统方法,在老工艺技术工作,不会在先进技术工作节点由于严重的路由的限制,“说Annapoorna Krishnaswamy,产品营销经理在ANSYS半导体业务单元。“这可能会导致时序收敛问题。对于高级finFET电网的技术流程、节点数非常高,和任何减少节点数会导致精度损失。利润非常小的设计、电力解决方案不能签收是不准确的,因为它可能导致产品失败。重要的是要分析整个电网平而不诉诸分区“分治”的设计方法,因为它会导致错误。分析将完全完整的芯片中,电网横跨小姐。”
改变模型
随着时间的推移,该行业所使用的模型已经改变了。考虑到1980年代,所有的重大延误与盖茨有关。电线是自由的。今天,几乎是相反的。然后电线被建模为钢筋混凝土,今天我们发现这可能不是足够好。公司最畅销的旧范式的工具都不愿意改变,用户也同样不愿改变,直到一些优惠。
的重要性互联是不容忽视的。“全球互连的缓冲中继器插入经常消耗的功率芯片总数的60%,”指出Magdy Abadir,企业营销的副Helic。“主要的互连网络,就像力量和时钟分布网络和广泛的公共汽车,是失败的来源机制,包括抖动,电迁移在配电,会枯萎,耦合噪声。因此,性能和风险规避的尖端芯片互连的非常强大功能建模和设计。”
电感是丑陋的孩子时,芯片设计。“从历史上看,互连已经压倒性地建模为一个RC网络。磁效果(电感和电感耦合)在很大程度上被忽略或压制,这样可以使用现有的工具,”解释Yehea伊斯梅尔,纳电子学和设备中心的主任在开罗的美国大学。“忽略磁场效应主要是ease-of-mind和上市时间的决定,通常是由极端的利润率和合理的设计方法抑制感应效果。然而,这种设计方法正变得很难证明,甚至维持更高的频率在地平线上和日益复杂的soc。”
一个逻辑问题是忽视归纳影响花多少钱的权力和延迟?“我们看到设计付出巨大的力量和性能符合现有的RC-based工具,“Abadir说。“例如,看看使用微分开关在公共汽车上的实践和时钟线带在相反的信号路由切换彼此相邻。这种方法有效地减少了电感耦合的范围和大小。这是因为相反的电流接近彼此产生相反的磁场,彼此抵消。然而,面对面交换连接彼此相邻的消费力量在它们之间的耦合电容的四倍比单线切换或两个活动的平均切换情况下耦合连接。此外,延迟是一个单线切换情况下的两倍。”
伊斯梅尔把这鲜明的条款。“电感实际上是一个有用的元素和阻力性能是有害的。电感是一个电抗元件本身不消耗功率,电阻是一个活跃的元素,消耗功率。这两个元素都出现在系列在互连网络,并抑制电感会导致更多的损失因为增加电阻的影响。”
新方法
许多性能限制可以被轻松克服其他约束。“我们谈论的是抖动对于一个给定的力量——它总是一个权衡,”穆罕默德费萨尔指出Movellus CEO。“如果你想要更好的抖动,然后你消耗更多的电力。客户想要优化soc和愿意放弃有点抖动,如果它为他们提供了其他地方自由,潜在的力量。在SoC集成锁相环在角落里,你可能有一个和你路线高频区芯片结果你最终积累大量的时钟树的抖动。所有的噪声相关开关添加到时钟。如果你能合成锁相环,你可以把它们旁边的元件,它将使用您消除抖动的时钟和预算。”
你知道的越多越好设计反应。”推动的极限性能的一种方法是通过最小化风险通过嵌入式监测的动态变量的影响实际设备性能等过程中,电压和温度(PVT),“说,首席执行官Moortec。”能够监视的参数影响芯片性能的退化电路温度和电压应力下,集成电路和SoC设计人员可以构建更高效,高性能和高性价比的产品”。
Crosher解释了如何提高性能。“监视器提供更新一个芯片控制器,方便记录和解释的结果。许多应用程序可能使用这种两级架构,从一次性分析芯片参数在产品测试通过实时主动管理的处理器和内存,以避免局部老化效果和最大化性能在给定的电压和温度点。”
工具可以改变。“一个解决方案是机器学习说:“Plunify Teo。“用机器学习实际上是类似于使用蛮力,你需要处理大量的数据。然而,机器学习的关键的区别是,你可以训练模型来提高其准确性早些时候,保存它,使用它后,你需要它。基本轴开始从“运行时和QoR”到“发展与QoR数据。“更多的数据积累和分析,可以更好的预测模型。工具,可以预见潜在问题或预测性能将会节省宝贵的迭代在可怜的设计选择。最终,这将是一个优越的设计和平庸之间的区别。”
新的电路技术也可以改变一些固有的观念。“数字设计师总是设计块和固定频率和电压,因为来自锁相环频率设计和模拟被认为是黑魔法,“费萨尔说。“你必须假设频率,然后你关闭时间与频率。当你可以使用一个数字实现数字锁相环的方法,你就可以开始co-optimizing因素限制数字块,即频率和利润,他们可以一起co-optimized。开辟了更多的设计空间,使更多的优化。”
有时最难的课程是我们都不愿意听到的。“作为一个行业,我们将永远把接近利润——这是人类生存的条件,“导师的手说。“然而,这并不是大收益。正如他们所说,“虚报利润。真正的性能是在系统级和验证。”
的手说“系统级性能分析,以及一个统一的验证和验证平台,跨越模拟、仿真,和原型,允许性能权衡被认为是在设计过程的早期,然后不断完善的软硬件设计实现实现。”
他们都有一个共同点是,知识越多,越可能的决策。当信息故意忽视,必须清楚的含义。否则,你最好是添加足够的利润来弥补它。
有关的故事
越来越多的与I / O性能
芯片制造商超越处理器速度性能改进的速度缓慢。
7/5nm定时关闭加剧
这个问题可能是熟悉的,但他们更难以解决,可以从性能产生影响。
推动DRAM的限制
过去的水管问题继续困扰处理器和内存芯片制造商的差距增大的速度。
减少浪费在芯片
多少额外的电路是必要的是一个有争议的问题,但是几乎每个人都同意它可以减少。
|
|
|
|
|
|
|
|
|
|
留下一个回复