功能将继续萎缩,但是是时候建立一套新的定义。
1965年,戈登·摩尔定义时间表翻倍的晶体管数量每两年在一块硅。法律,当他最初的定义一样,它现在已经过时了。任何试图把它应用到今天最先进的芯片是一段在最好的情况下,和完整的小说。
没有人在一个为期两年的流程节点之间的节奏anymore-not甚至英特尔。事实上,甚至没有人确定使用什么样的数字。是一个基于流程节点的线宽?测量应基于前端或后端行吗?自从20 nm,这些定义已经变得模糊。英特尔将有7纳米finFETs和7纳米线,而纯粹铸造厂将有7海里finFETs 10 nm BEOL。也可能是8到11 nm,但谁会真正挑战吗?
这种混乱背后的罪魁祸首之一就是光学光刻技术和波长的激光模式的面具。EUV 13.5纳米波长,因此可以模式金属1和2在14 nm节点用一个过去。相比之下,193海里浸泡需要双模式。但不是每个金属层是相同的,所以即使在14 nm他们不都需要EUV。并不是每个人的定义是相同的14 nm。所以芯片称为10 nm可能有14 nm BEOL,这意味着它可以使用单一开发模式的联系,而另一个与10 nm BEOL和10 nm芯片finFETs需要双模式。
但即使EUV没有兑现,是成本有效的金属1和2(它应该推出45海里),这并不意味着比例将会停止。采用原子层沉积和原子层的腐蚀提供非常不同的方法来解决同样的问题。他们还可以作为补充技术改善EUV或193 i的有效性。使用ALE线边缘粗糙度消失在5海里,但有可能未来芯片不会使用光刻技术。还有其他技术等待观望,包括自组装。甚至在光刻方面,有工作进行nanoimprint和多波束电子束。
先进的包装增加了另一个问题。有人如何定义芯片开发的各种不同的流程节点?如果在包开发最先进的芯片7海里,这是否意味着这是一个7纳米包,或180海里的包,因为模拟部分是使用旧的节点?进步先进包装的定义是减少节点数量和性能、功率和成本为特定的市场。就像拥有八个核心并不提高单线程软件应用程序的性能,开发一个芯片在7海里未必比一个更适合解决问题开发的28 nm。
事实上,美国国防部高级研究计划局相比的性能开发的一个高级包在130 nm 28 nm,发现它们具有可比性。到目前为止,没有这样的对比finFETs和其他包装方法。尽管如此,这些数字可能远比线宽度或流程节点更有意义。
最后的结束也是roadmap-the迭代是去年春天——推出多个路线图为不同的细分市场的引入,这是时间去开发新的更相关的术语。技术越来越复杂,需要解决的问题正在成为分层和微妙。在这种背景下,半导体行业需要一个当前组定义来定义进步,没有一个指标,可以追溯到1965年。设备扩展将会继续,但与摩尔定律定义它们不再是相关的。
有关的故事
摩尔定律的争论仍在继续
随着行业推测大约5海里,下面,周围节点收缩问题依然存在。
退一步从扩展
新的体系结构、商业模式和包装驱动芯片设计和制造的大变化。
晶体管将会是什么样子在5海里
作为finFETs 7海里失去动力后,接下来会发生什么?的争论才刚刚开始。
|
|
|
|
|
|
|
|
|
|
留下一个回复