为什么计算体系结构在内存而不是处理器将开始包装。
几十年来,起点计算架构的处理器。在未来,它可能将是DRAM架构。
动态随机存取记忆体总是在计算起到了很大的作用。自从IBM的罗伯特Dennard发明DRAM早在1966年,它已成为黄金标准片外存储器。它快速、廉价、可靠和至少直到约20海里,它很好地扩展。
有大量的讨论接下来的实际DRAM路线图,是否sub-20nm DRAM或3 d DRAM。DRAM制造商在恒压收缩特性和密度增加,但也有局限性。这帮助解释了为什么没有DDR5在地平线上,为什么LPDDR5是最后的移动设备。
所有这些直接关系到计算架构,接下来的转变可能会对进程用于创建内存低于内存放置的位置,它是如何包装,是否更小的外形是有用的。
桌子上有几个选项。第一,混合内存立方体(HMC),包8 DRAM芯片上的一个逻辑层,所有与在矽通过和microbumps。这是一个有效的包装方法,它已被证明是明显高于双列直插式内存模块(dimm)发现在大多数计算机和移动设备。但它也是专有,可能永远不会实现的规模经济,DRAM闻名。
HMC是在2011年推出,但使用这些芯片的系统才开始推出商业直到去年。HMC的问题是第二代高带宽内存,竞争对手的方法,去年也开始推出。HBM同样包8 DRAM芯片和处理器使用硅插入器将其连接起来。不过,HBM有几个重要的优点。首先,它是一个电平标准。其次,目前有两个商业来源这些chips-SK海力士和三星。
Rambus正在探索的第三种方法,是将DRAM在一个卡可以由机架的服务器在一个共享数据中心。与其他记忆方法,目标是限制大量数据的距离必须来回旅行之前被处理。这种方法显示了一些优点在云世界,距离最小化,巨大的数据中心需要一个解决方案,数据需要旅行。
在所有这些方法的关键是理解,它不是处理器的计算性能的瓶颈了。它的运动数据从一个或多个处理器核心的记忆。处理器核心,无论他们是cpu、gpu,微处理机甚至需求方,通常运行得足够快对于大多数应用程序如果有一个开放的路径记忆。只是出现在处理器时钟速度并不一定提高性能,和能源成本意义重大。这些成本可以以数据中心运营成本和移动设备电池寿命。
提高性能的两大旋钮是更高效的软件(另一个故事的主题),和更快的运动数据的内存。而多层次的嵌入式SRAM有助于提高处理器性能的一些基本功能,真正的重担在记忆方面将继续涉及DRAM在可预见的未来。需要改换包装在内存和I / O,但在未来它也将成为一个司机为新包装方法对于整个系统,从SoC一直到最后系统格式。
新的内存类型之间的空间会出现填写SRAM和DRAM-notably MRAM ReRAM和3 d XPoint-but总会需要一个更高效的DRAM配置。会改变的是整个芯片架构将开始环绕的记忆而不是处理器,软化的影响可以说是历史上最大的一个变化计算。
有关的故事
DRAM的下一步计划是什么?
1 xnm DRAM的挑战
内部的平面和三维DRAM指南
动态随机存取记忆体在我们的知识中心
|
|
|
|
|
|
|
|
|
|
你好艾德
你是1000 x。
Stanford-Berkeley-CMU最近共同发表——“Stanford-led skyscraper-style芯片设计增强一千倍电子性能,斯坦福大学的报告,12月9日2015”。
最好的问候,Zvi
PS。
skyscraper-style芯片设计是单片3 d IC。
逻辑内存自1960年代以来已经存在。在内存中搜索“逻辑”。看到佩佩对弹道导弹防御系统。在1970年代我们曾半开玩笑地设想到DRAM芯片拟合逻辑的放大器输出,向量处理,或与逻辑叠加DRAM芯片。1990年代看到戴夫·帕特森的族长项目伯克利分校。挑战在所有这些商品DRAM是非常便宜的,所以必须有一个巨大的性能使用无形的记忆,或eDRAM。
实际上,无论是MRAM ReRAM还是3 d SRAM和DRAM XPoint填补差距。DRAM将填补之间的差距SRAM和那些新(慢)内存技术。
基本上,RAM的两种类型,DRAM和SRAM。一个是动态的,另一个是静态的。保存数据,但以不同的方式,静态是速度比动态。也给定的信息是非常有用的和有益的。