IP验证挑战

今年在设计自动化会议上,设计师和IP追踪是节目的明星在很多方面。这些会话迎合行业而不是学术界和工程师提供的信息可以直接使用在他们的工作。很多会议都座无虚席,和安妮·Cirkel一般椅子第52位DAC,热衷于这些痕迹越来越成功。
纸会话是简明扼要,通常完成一个短板。

这些板是题为主要挑战之一验证现代半导体和验证知识产权和小组成员包括汤姆·安德森,负责营销的副总裁Breker首席执行官,S2C伯尼延迟,验证IP组主任Synopsys对此、总裁兼首席执行官OneSpin解决方案和弗兰克Schirrmeister、集团总监、产品营销系统开发套件节奏。下面摘录,面板。

15年前,业界公认的设计知识产权的重要性和巨大的生产力。但是没有验证设计重用重用被称为没用。今天在哪里行业验证重用和提供相同水平的生产力获得吗?

安德森承认,“没有,我们甚至没有关闭。我们有部分解决三个问题之一。统一验证方法(UVM)地址testbench重用跨项目在同一层次。我们还没有解决垂直从IP重用子系统和完整的芯片没有我们解决横向重用。”

横向重用是提高能力的重要性模拟保持必要的性能提高和UVM不能采取相同的testbench模拟模拟或真正的硅,因为不同的执行要求,主要集中在嵌入式处理器。

Nakama讨论所需的增加使用模型验证。“我们需要系统测试重用,而不仅仅是对硬件测试,但是对于软件测试。我们还需要担心诸如力量。”

推迟讨论如何在验证的挑战超越创建测试也调试等领域。是常见的行业数据显示,一半的设计和验证工程师的时间是花在调试。

Brinkmann谈论价值验证IP可以提供,但承认,“这并不能解决IP集成问题。”

Schirrmeister并不完全同意与其他小组成员,说“验证重用问题,定义,是解决。这是纯IP水平。但挑战和复杂性增长和增加了新项目的重用。“Schirrmeister还添加了一个额外的类型需要的重用,这是人与人之间。“没有人会理解设计的一切,所以你需要专家之间的重用,如有人专门从事高速缓存一致性的问题,电力专家,有人处理SoC集成等等。”

虽然设计IP的质量一直都是一个问题,并根据缺陷发现公司将成功或失败在他们的设计,一个观众想知道高质量验证IP意味着什么吗?这很可能是由一些早期的论文讨论的方式testbench可以评估质量和可用的工具来帮助解决这个问题。

延迟评论道,你必须以同样的方式看这个像你的设计。“你开始设计测试计划,功能覆盖和工具,验证testbench遮盖。你这样做完全相同的验证IP。验证IP的优势是,它使用多个设计。”

Schirrmeister补充说,报道方面是非常重要的。“时间也是一个重要因素。经常与IP是你能多快的一个标准。”小组成员也谈到了新标准的事实验证IP之前通常是可用的设计和作为参考模型。

业内越来越多的人想了解上下文的验证系统。一位听众说,“它并不足以验证我的块,如PCI的作品。我需要知道它满足的意图和达到一定的服务质量”。

Schirrmeister担心“如果你发现问题的系统级IP,然后之前发生了一些错误。”

Brinkmann说,“你需要在不同的抽象级别和IP来验证在不同级别的抽象的东西。你需要能够把事情在更抽象的层面上,分析它们。”

再次延迟相关问题设计流程。“当我们做设计,我们开始思考我们要执行各种类型的验证。我们要做什么以及如何在哪里?我们要用在哪里虚拟样机,我们想使用形式验证?”

这发展成新的讨论Accellera便携式刺激工作小组(PSWG)。安德森,委员会的秘书,说“便携式刺激组的目标是定义一个抽象模型,抓住了高层设计意图和验证空间。这是一个困难的问题。”

Schirrmeister添加另一个维度的问题:“一套新的指标是必需的。覆盖在SoC水平是什么意思?我们有一个很好的了解什么功能覆盖率和代码覆盖率的意思,但在SoC级别是什么?场景覆盖吗?”

最近,该行业已经开始看一些激进的偏离设计和验证流动已经应用了很长一段时间。在软件世界中有测试驱动开发,行为发展和其他方法。在硬件世界,这历来是IP开发然后testbench。一个观众质疑如果这应该逆转?虽然没有提到的,敏捷开发是一种方法被一些业内人士认真考虑。

延迟回答说,“因为我们都是硬件,是很自然的,这是事情发展的方式。现在我们开始回顾说,或许应该有这种从顶部的其他视图:从SoC-level,从软件/硬件的角度,更重要的是,这些是如何联系在一起的。如果我们看看我们如何做软件开发的连续性,使下来并开始合并工具和方法,这是开始的地方。”

Schirrmeister相关讨论回PSWG的工作。“当我们开始汇集软件和硬件方面我们看到正是我们今天。软件是唯一的共性在所有引擎从虚拟平台通过硅。更有趣的是,当我们开始考虑硬件领域和pre-silicon验证与软件测试之后发生的。你们之间有很多共性pre-silicon和软件运行和整个左移位的概念。如果这是你需要做的事情,现在可以做,那么就更好,但它是一个不同的心态。”

Brinkmann没有看到任何直接更改设计社区。“我不认为我们会改变设计硬件。我们将继续这样做自下而上。我认为,“诱导多能性”将变得更加灵活,但我不认为成为一个自顶向下流动的一切。”

问题问观众想知道这些概念适用于fpga如何?

Nakama很快指出,“在一个FPGA设计略有不同,因为您可以使用试验和错误。”

Schirrmeister付诸职业限制的观点。“对你的事业有很大的不同的影响。在软件中,总有服务包2号。最新更新我的iPhone有助于减少权力。对于FPGA有一个心态,有点接近硬件世界和验证以更加结构化的方式完成。ASIC,如果它回来,它是破碎的…当我们看今天的FPGA器件的能力,我们看5 million-gate设计,这是不容易验证不使用一些ASIC设计的结构化方法,但是压力是不一样的。”

“时间与fpga市场压力是不同的,但大小的一个设备,调试是一个噩梦,”Brinkmann补充道。“所以你需要一个结构化的方法来确保有效的使用你的时间。”

最后一个问题是相关的预测由晚些时候加里·史密斯,他说的大小IP市场将在未来五年内保持不变。面板被问到相同的将适用于验证IP市场。

延迟认为设计IP和验证IP在不同生命周期。“所有市场水平在某种程度上,但是大小和类型的设计IP在不断变化,以便将保持增长。而验证IP已经存在了一段时间,采用水平进一步下降的规模的增长仍然存在。”

很明显,整个验证世界即将开启它的头和新工具,方法、指标和语言需要解决日益多样化的验证的挑战。还有待观察,如果行业共同努力解决问题,或如果短期政治策略将被用来获取短期收益。