谁需要参与高级合成硬件设计流程是成功的吗?
硬件设计使用HLS没有不同于典型的ASIC / FPGA设计流程除了使用c++ / SystemC连同HLS创建RTL而不是手工编码。使用HLS的优势是,它加速了RTL创建时间和减少验证时间通过产生bug RTL迅速从一个完全验证了c++ / SystemC源。今天的误解仍然存在,任何人都可以使用HLS创造最佳的硬件设计。现实情况是,你仍然需要包括所有的人在一个典型的硬件设计流程包括算法工程师、硬件/系统架构师,RTL设计师如果期望是实现结果比手工编码的RTL一样好或更好。
硬件设计是很困难的
不是任何人都可以做硬件设计使用HLS ASIC / FPGA生产高效,性能和面积(PPA)。如果这是真的就没有需要硬件/系统架构师或RTL设计师。事实上,硬件设计需要内存架构的深入理解,并发进程,优化算法中运行的软件来创建高效运行在硬件实现。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
留下一个回复