通过将FPGA集成到SoC中，消除额外的封装和SerDes成本。
eFPGA lut将在不久的将来超越FPGA lut，因为芯片内置可重构逻辑的优势:降低成本，降低功耗，提高性能。
许多系统使用fpga，因为它们在并行处理方面比处理器更高效，并且可以使用特定于应用程序的协处理器或加速器进行编程，通常在数据中心、无线基站和企业存储中使用。
更快的搜索结果推动了对云处理的改进需求，从而推动了收入和功耗的降低。fpga的面积、功耗和成本正在推动系统架构师及其设计合作伙伴寻找更好的解决方案。目前采用的解决方案是将fpga集成到主SoC中。
为什么?因为它节省电力和成本高达10倍。成本降低的10倍甚至不包括库存减少和当电路板上有额外芯片时测试的节省。集成FPGA可以将额外的硅成本从300美元降低到20美元，而且功率也类似。
图1:eFPGA降低功率和成本高达10倍。
在图1中，我们分解了这个过程，以评估如何最大限度地降低处理器+ FPGA处理解决方案的成本和功耗。大多数芯片设计人员都知道，封装是每个芯片的一项重要成本。FPGA集成降低了封装成本。这可以节省高达40%的FPGA芯片成本，从数十美元到数百美元不等。在集成解决方案中，只需要封装一个芯片，这已经被考虑到主要处理SoC的成本中。通常在芯片的定价中，所有东西都被加价，包括包装。fpga也不例外，所以保守地说，我们没有包括它。
接下来，我们可以删除FPGA中的SerDes，因为这些不再需要了，因为没有单独的FPGA芯片。eFPGA和处理器子系统之间的所有通信都将直接在SoC内进行。FPGA芯片中使用的模拟I/O设备不再存在，这可以大大降低成本，甚至可以节省更大的功耗。此外，由于信号不需要通过两侧的SerDes传输，延迟也降低了。这对于某些应用程序(如搜索和数据查找)来说是至关重要的，在这些应用程序中，通过一个高速serde的延迟可能高达20-30个时钟周期。由于SoC内的SerDes也不需要，因此延迟减少了一倍!
在每个FPGA设计中，都有不变的逻辑。但是，由于大部分设计都使用单个FPGA，因此更容易将整个设计作为一个大blob包含到大量LUTS中。SoC集成和eFPGA提供了一个重新思考FPGA设计如何分区的机会，这样您就可以通过将这些固定逻辑组件作为硬连接逻辑放入SoC中来利用ASIC门的面积、功率和性能优势。这可以保守估计为20%的硅面积，但一些设计将节省更多的成本和电力。
技术变得越来越小，这就提供了通过向更小的节点转移来降低总拥有成本的机会。如图所示，使用100%标准单元制作的嵌入式FPGA可以快速移植，以减少最终SoC的面积、成本和功率。这比FPGA供应商的速度要快得多，FPGA供应商利用SRAM存储单元并进行完全定制设计，这可能需要几年时间才能转移到一个新的技术节点。
Flex Logix提供了一个硬宏，它位于金属堆栈的下层，并且与铸造过程中提供的大多数金属堆栈兼容。Flex Logix eFPGAs使用我们的专利Boundless Radix互连节省电力和面积。这种互连的结果在更短的路径，更少的面积，和更高的利用率的eFPGA。此外，我们可以提供不同类型的功率门控，以进一步降低功率。通过验证完全加固的设计，我们简化了客户的关闭时间，并简化了eFPGA的集成。
因此，下次当您希望在系统中降低成本和功耗时，请考虑使用eFPGA。为了最大程度地降低功耗和简化集成，可以考虑Flex Logix的EFLX eFPGAs。
|
|
|
|
|
|
|
|
留下回复