液体IP可能导致更好的芯片吗?

半导体工程坐下来讨论的益处可能来自提供IP作为文摘块代替RTL实现与马克·约翰斯通为电子设计自动化技术总监NXP半导体;,首席技术官超音速;布赖恩•鲍耶工程主管高级设计和验证导师,西门子业务;戴夫•Pursley校长高级产品经理、数字和验收小组节奏;主席在适应IP;和戴夫Kelf,负责营销的副总裁OneSpin解决方案。第一部分可以被发现在这里。以下是摘录的谈话。

SE:什么是行为的商业模式知识产权吗?你购买行为的代码吗?你购买的服务来定制它吗?你如何分配价值?

Sanguinetti:我们最初的前提是,没有很多的人想买高级代码和合成。所以我们会做的发展SystemC,可以使用高水平的合成(HLS)工具自己,你没有写自己的代码。你担心,如果你把SystemC代码,有人把它和一百万件事来自吗?

Sanguinetti:是的。我们会担心,但是如果你交付Verilog RTL,然后你在相同的情况。HLS生成Verilog,幸运的是,不是很可读。困惑是很自然的事情。但这是好的——这是一个功能。你不应该看出来的RTL HLS。

SE:这意味着价值的使用工具,而不是在输入描述。

Sanguinetti:这不是真的。

Pursley:有很多价值的使用工具。就像有很多价值从RTL硬化门。但是有很多有价值的知识产权。

Sanguinetti:我们得到从流程的主要价值是水平的抽象。你得到一个10比1改善生产力的你写的代码,和驱动很多事情。我们生产的IP块与一个非常小的多的人,你做不到,在RTL。价值是一样的价值,人们从HLS高级设计了15年。我们做了3 USB设备控制器和被重写的次数变化的各种体系结构决策和你做不到,如果你正在开发RTL。

SE:有了这个新的IP模型,我们希望看到公司使用HLS较少,但做了大量的工作,而不是最终用户可能使用这些许可证更稀疏谁?

鲍耶:这是一个问题,但我不知道这是一个长期的事情。最终,每个人都会说SystemC之类的方法和语言,我们提供的。每个人都想要一些IP的控制。你越从另一家公司购买更多的控制你放弃。这是每个公司必须找到一种平衡。多少硬化在房子,多少我要做给另一家公司吗?随着时间的推移,更多的硬化会进行加密的C代码和一组约束和技术让公司合成的目标。

Pursley:我不认为这是今天从根本上不同于购买RTL吗。有人在IP公司运行大量的逻辑综合和验证,使用该工具相比——是的,更少的工具使用的终端客户。

SE:买方的IP在RTL综合运行,但对于SystemC模型可能不是买方的IP,但开发人员。

Kelf但是它们运行的所有配置。每一个需要更多的综合运行等等验证检查的结果合成。谁正在运行的合成将会做相同数量的,就好像它是分布式运行。

鲍耶:还会有很多运行在组装。今天,大多数人都组装在RTL因为大多数人使用RTL IP,但随着时间的推移人们向上移动和组装SystemC,你会重新运行或做更多运行组装的IP。

Wingard:我怀疑IP供应商可能会得到同样的结果与运行比IP客户因为IP客户少少经验,更有可能被上下文。如果我有发送IP供应商得到一个订单,我将花大量的时间确保我有想过。内部我可能尝试更多的东西。

Kelf:我知道这很好验证。每一个试错运行意味着你必须验证它。当我们谈论抽象,这是一个巨大的移动,使验证更有效的和有效的。你可以验证问题分解成一个高级功能的工作等效性检查。等价性检查方法检查高级模型之间的一致性和RTL,这是很难的。

SE:什么样的街区这顺从吗?

Sanguinetti:当我还在的强项,Adapt-IP男人走近我。人是领域专家在USB 2和他想知道如果HLS USB 3足够成熟吗?他想做,他认为他可以做自己也被证明是不正确的。当时我的假设或前提,是的——HLS适合任何东西,你找不到一个比一个USB设备控制器控制的设计。所以,我帮他推出这个公司去做。福特收购时,我只是走过去加入了这一努力。在这时间,我们做了USB 2, USB 3 802.11的基带啊和其他一些较小的东西——基带就是你认为的一种传统HLS应用程序。fft算法等等。但USB不是你认为的HLS甜点,但却很好。我们在RTL不可能做到的。 The quality of results is very comparable to what people have on the market.

Pursley:我们刚刚做年度HLS用户调查。如果你回去5年——图形、视频和影像几乎是一切。这是80 +使用的百分比。今天,仍在增长,但总体分一杯羹就下降到25%。现在的第二段是控制器和处理器。无线仍是增长最快的一个空间。无线整洁的事情之一是,它触及到的另一个优势的可配置的IP,当你追求新兴标准,可能没有被批准,事情可能会发生变化。如果你是设计在高层IP,可以减少风险和转动曲柄。

鲍耶:我不确定搬到HLS变化的公式购买和建造的决定。你会买东西,不是你的核心竞争力。如果你不知道,你会问别人去做。双方可以更快,但我不认为这个决定是任何不同硬件描述语言(VHDL)或Verilog。

Wingard我着迷于控制器的例子,因为控制器往往是关于状态机。

Sanguinetti:人生苦短,编写状态机。

Wingard:是的,但抽象状态机并不是那么难。

鲍耶:但是你构建一个整体SystemC内单独的模型,因为它是更好的模拟。

Wingard:我们这样做是因为我们的函数很小——我们的表现几乎是一切。我们需要知道没有泡沫。功能正确的定义是,我可以从A点到B点流数据没有问题,没有浪费。使用传统的记分板技术,是非常困难的。

鲍耶:但什么是努力构建与Verilog RTL吗?你在一个独特的情况下构建cycle-accurate模型的规模,这一努力可能是要做一个什么HLS模型可以提炼合成。

Wingard:我努力构建SystemC模型一样RTL的需要。我没有任何抽象的好处。

Pursley:对。如果你是在同一层次的抽象,没有内在的好处。

Wingard:我们做一些抽象,因为我们我们的模型分解成一个不计时的部分,所以我们可以定时部分运行得更快。

鲍耶:现在想象你在做验证cycle-accurate模型。你会模仿,更快的好处。不容易写还是可以建造更快,它模拟了快5倍或10倍,这是一个巨大的利益。

Wingard:在循环级别还不告诉我如果我没有等待状态。我仍然要做,在较低的水平,这是我的问题的本质。

Kelf我好奇,由控制器。正式的空间一般state-machine-oriented和不喜欢datapath公司。我想知道当我们走进它,如果这是一个明智的举动,但我们发现吨控制的例子there-adding控制器datapath公司和使用正式的。

约翰逊还有,控制逻辑合成已经走了很长的路在过去七年。七年前我做了一个项目,一个定制的加速器,并有少量的控制逻辑。浮点数的有很多,但最终我无法HLS工具控制逻辑。它仍然是成功的,因为我们只是最终采取单独的IP块,菲利普-马萨和加法器和超越函数映射的RTL然后做了一些RTL的状态机。这些天来,这不是一个问题。唯一的例子,我能想到的,我们最近发现的控制逻辑是想做一个完整的处理器核心和试图使流水线延迟槽对分支。一个非常具体的高速逻辑HLS工具,你不能只是告诉一个管道循环。你可以这样做,但是你失去一些抽象当你开始做美国自己。在过去的7年中,不同的是戏剧性的。

SE:有什么长期可能会呆在RTL ?

Sanguinetti:这取决于长期的定义。1994年当我在做Verilog模拟器,我说,没有人会在2000年Verilog编写。

约翰逊:一些IP有很长的保质期。我没有看到人想重写尝试和真正的RTL十年前别人设计。也许这设计知识不是身边,但我们可以调整它足以使它工作。更好的问题也许是,人们会在将来编写新的RTL吗?的情况下,可能会有,但将会越来越少。人们仍然写汇编语言。

Wingard:我肯定有层硬宏可能会留在RTL。运行在嵌入式什么静态存储器可能会呆在RTL因为没有足够的深度,使其价值要更高的抽象。

Sanguinetti:这才是真正的问题。抽象的好处是什么?如果你工作在一个较低阶段,设计表示在那个水平,就有意义,不会改变。你的工作量在较低水平正稳步下降。

鲍耶它可能不是Verilog。可能是SystemC,因为这是我所知道的,我不想学习Verilog只是这一小段。所以他们最终可能会写RTL SystemC。我们已经看到这一趋势。一旦每个人都在相同的语言变得更简单。有两种语言在同一团队的开销,不管抽象或其他。这对每个人来说都将是一种自然倾向,试图来一种语言。

Wingard:我想我的循环与HLS最新的。你如何处理其他边缘的时钟吗?你如何处理建筑异步结构?我们必须跨越时钟域这些天边界几百次的芯片。

鲍耶:我们是好只要你使用寄存器。如果你开始使用门闩…

Wingard:所以我的时钟树门闩。

鲍耶:这些东西是不容易使用SystemC。我不确定如果有的工具来处理这些东西,但是如果是寄存器,它很好。它只是一个时间问题,这是一个门闩——解决问题不需要新技术。它只是一个物质的人,说他们已经准备好做整个芯片和他们需要这些额外的小事情。

Pursley早期:有人说我们真的多谈论抽象的语言。我们讨论的是语言问题。时钟树systhesis以及如何平衡…你在RTL很少这样做。这是压低。

Wingard:有人定义了一个细胞,将使用这些时钟树。只要可以称之为细胞合成,它是好的。我不在乎这是RTL和盖茨。

Pursley:但在流动中发生。

鲍耶:没有人会抽象记忆。这些细胞和我们有一个抽象的观点,但是这不像你有抽象的记忆。很多东西都是这样的。

Pursley:只要是绑定到实现流,没关系。你会有这样或那样的方式。

Wingard:我的目标或要求感到满意,您可以验证它。不仅仅是一个流让它实现,但是是正确的实现时,这意味着您可以验证在更高的水平。

鲍耶:带来另一组问题,如延迟和敏感性,设计方法和如何建立一个宽容的设计工具,把你的时间。