一篇题为“RISC-V上的静态硬件分区——缺点、限制和前景”的新技术论文由应用科学技术大学(德国雷根斯堡)和西门子公司(企业研究)的研究人员发表。
摘要
“在越来越多地配备多CPU核心的嵌入式处理器上，静态硬件分区是一种将工作负载整合和隔离到单个芯片上的既定方法。这种体系结构模式适用于需要同时满足实时性和安全性需求的混合关键工作负载，前提是要有合适的硬件属性。
在这项工作中，我们专注于利用当代虚拟化机制来实现工作负载之间的独立隔离。实现时间和空间隔离(同时保持实时功能)的可能性包括静态划分资源、避免设备共享和确定上级控制结构的零干预。这消除了由于硬件分区造成的开销，但意味着某些硬件功能在当代标准系统中尚未完全实现。为了解决这些硬件限制，可定制和可配置的RISC-V指令集架构提供了快速、不受限制的修改的可能性。
我们提出了当前RISC-V规范及其实现的发现，这些发现需要上级控制结构的干预。我们发现了许多不利于实现零干预和零开销目标的问题:在设计层面上，特别是在处理中断方面。基于微观基准测量，我们讨论了我们发现的影响，并讨论了它们如何为未来的RISC-V架构扩展和改进提供基础。”
找到这里是技术文件．2022年8月出版。
作者:Ralf Ramsauer, Stefan Huber, Konrad Schwarz, Jan Kiszka, Wolfgang Mauerer。v1 arXiv: 2208.02703
相关阅读
为什么RISC-V会成功
人们对这种ISA的兴趣正在扩大，但其他开源硬件的增长就不那么确定了。
RISC-V知识中心
如何优化处理器
处理器设计至少有三个体系结构层，每一个都起着重要的作用。
芯片中人工智能的新用途
ML/DL增加了边缘设计的复杂性，但它也增加了提高功率和性能的新选项。
留下回复