一种方法并不适合所有的应用程序。欢迎来到下一轮技术需要考虑。
三维集成跨越的界限互补金属氧化物半导体晶圆厂和包装和组装房屋。根据结构被捏造的,最合适的过程可能会更“CMOS-like”或“中”。
例如,在CMOS芯片光刻意味着自旋对光刻胶,暴露于高精密步进。这种方法是一种固有的假设晶片表面是平的。由于普遍使用的化学物质平面化(CMP),集成电路通常是平的,至少在旋转涂布模型的局限性。结构三维集成,另一方面,往往不是这样。在矽通过(tsv)钻深入硅片,和一个单独的光刻技术步骤可能需要打开这些通过的底部。插入器和再分配线路往往有明显的地形、深腔和高架电线。
在一个演示2012年电子元器件和技术会议弗劳恩霍夫研究所的研究人员指出,自旋对抵制厚度的标准模型分解如果表面形貌超过40微米。晶片旋转,较大的特征像巨石流,抵制“上游”的深厚积淀和下游信号低涡”。“邻特性之间的相互作用会导致复杂,非均匀涂层的模式。
喷涂的拒绝是一个潜在的解决方案,实现电动汽车集团等工具EVG150XT抵制涂层和开发系统对3 d结构。不过,抗拒的粘度和干燥速率会影响覆盖均匀。垂直特性,比如通过或腔侧壁很难外套。如果抵制太粘稠,干燥前散布在整个表面。粘性不够,它不会遵循垂直的表面。液体抵抗桥也不能开口,MEMS和TSV应用程序可能是可取的。
在CMOS世界,保形硬面具有时被用来保护从地形上困难的结构。这些是一些3 d应用程序中使用,但是每个沉积和删除周期增加了包装成本。
与此同时,印刷电路板行业看到了干膜抵抗地形复杂度作为一个通用的解决方案。干膜、光敏聚合物层间夹上塑料薄膜,可以符合大开口特性和桥梁。在MEMS器件,它是常用的模具材料沉积自立式结构。但在这里,也有局限性。干电影通常不能达到的分辨率或保形性液体抵抗。
因此,与3 d集成的大多数方面,很难推广。CMOS图像传感器和堆放的记忆从异构传感器电路组合面临不同的约束。最终,该行业可能会看到一系列的光刻技术方案,与CMOS-like过程小,奉承几何图形让位给其他替代品更大、更多的三维结构。
|
|
|
|
|
|
|
|
什么抵抗化学是最好的喷雾外套MEMS结构没有抵制孔隙度或泡沫后软烤吗?商用混合物不为我们工作。是积极的反对比消极抵制容易喷雾@12um-15um厚度吗?
我不确定有一个明确的答案。这似乎是非常依赖于应用程序的。我知道很多人都在尝试各种稀释的标准化学方法,试图寻找难以捉摸的粘度和干燥时间之间的平衡。读者?