陪审团仍然是多么广泛的这种包装方式将成为。
先进的包装是成为真正的在每一个层面,从扇出先进的扇出,2.5 d和3 d-ics记忆。不过3 d和单片3 d将走多远不清楚。
几乎完全是由于热的原因。半的综合战略研讨会发表演讲在一月份,Babek寂,英特尔公司副总裁和董事的组装和测试技术的发展,警告说,除非热问题解决,logic-on-logic叠加的可能性是不可能的。这种包装方法仍将用于高性能DRAM,因为互联可以短当DRAM堆放,与在矽通过(混合内存多维数据集是一个商用版本的堆叠DRAM逻辑控制器)。但无法除去热量从一堆死包在多层逻辑仍然是一个尚未解决的问题。
这有点讽刺,因为芯片制造商开始研究3 d的原因首先是热量。推动电子通过越来越窄线越来越激烈。IBM开始公开谈论电子早在2002年崩溃。现在的担心是电阻,电容和隧道,从所有三个热影响。
从PPA的角度来看,3 d堆叠总是有意义的。几十年的收缩特性和临界尺寸芯片使物理限制。电线太细,太长了。在5 nm,记忆将开始以一种非常明显的方式表现出量子行为。二阶效应,如单事件和负偏压温度不稳定性将成为一阶效应。门氧化物将变得更加难以保持完整的原子的数量减少到个位数。
引用3 d-ics最初的问题之一是如何测试它们。通过迷宫一样的方法计算出的Imec研究员与节奏等公司。第二个问题是晶圆处理,尤其是死后变薄到50微米或更少。这也在很大程度上解决了通过各种方法,包括薄死于安装面朝下的时候。甚至有研究现在在室温下做粘结系数的扩张并不是一个问题。和行业关系和担忧的责任如果一个已知的好死并不讨论了函数在一个3 d堆栈,所以至少有一个好主意是谁负责什么。
剩下的大问题,从来都不是固定的,是如何获得的热量的3 d堆栈。在各种各样的领域工作正在进行中,甚至包括瘦死了,热tsv像烟囱,流体输送,交错叠加,空气不紧密接触,和新材料更导电,或对热敏感。
|
|
|
|
|
|
|
|
|
|
也许会更容易,如果你不希望一次性解决所有问题,你的目标是实际产品服务。
什么样的权力是英特尔的目标吗?3 - 100 w ?如何约50 - 100 mw眼镜,有点完全忽视成本。动态改变当形式因素和人想方设法为赢得新形式因素。
关注性能可能过去但权力和热可能是未来。几乎足够好的性能在旁边没有权力可以下次什么改变世界。
你写道:“引用3 d-ics最初的问题之一是如何测试它们。通过迷宫一样的方法计算出的Imec研究员等与企业导师图形。”
正确的:一半Imec已经开发了一种获得专利的3 d DfT架构与节奏设计系统和台积电。
热的问题是为什么你需要用dvf看着咄咄逼人的电源管理和/或back-biasing (FDSOI)这样你就可以减少活性硅的亚阈值操作水平,以及异步操作。
IMS芯片有一个方法很薄没有磨- ICs (10 um)
http://www.ims-chips.de/home.php?id=a3b8c1en&adm=
国际海事组织你想建立堆栈与冗余测试,而不是寻求构建工作100%的事情。