为什么DRAM不会消失

半导体工程公司坐下来与Frank Ferro谈论DRAM的未来Rambus；Marc Greenberg，公司产品营销集团总监节奏；Graham Allan, DDR PHYs公司的高级产品营销经理Synopsys对此；和Tien Shiah，内存营销高级经理三星电子．以下是那次谈话的节选。本讨论的第一部分是在这里．第二部分是在这里．

(从左至右):Frank Ferro, Graham Allan, Tien Shiah, Marc Greenberg。图片来源:苏珊·兰博/半导体工程

SE:密度仍然是DRAM的一大挑战吗?它是关于收缩，还是更多的关于分层和包装，就像HBM所发生的那样?

艾伦增加容量的需求超过了增长的速度动态随机存取记忆体死神跟上的能力。DRAM芯片本身可能要经历三到四年的周期，例如，从16g到32g。这是巨大的一步。

什叶派:我们正在考虑额外的堆栈和层HBM，除了每个模具的比特密度。两种选择我们都在考虑。我们面临的挑战是附加层的总体厚度。我们现在正处于标准晶圆的高度。如果你需要比标准晶圆更厚的晶圆，这就有问题了。

艾伦:以及DDR4和最终DDR5的3D堆叠。然后增加容量，在内存上增加RC缓冲区和数据缓冲区。3D堆叠设备的注册内存可能是DDR5非常非常高的容量需求的最佳点。你可以在一个内存卡中获得128到256g的内存，在不久的将来可能会达到512g。这只是DRAM。

SE:这对PHY有什么影响?这是否会增加开发难度?

艾伦:不，因为当你与这些人交谈时，你只是在与一个点负载交谈。您正在与RCD(寄存器时钟驱动程序)芯片和数据缓冲区通信。数据通道的所有等级都隐藏在缓冲区后面，地址扇出由RCD芯片处理。对我们来说，这让我们的工作更容易。

格林伯格这一切都与容量、成本、速度和功率有关。

SE:晶片外DRAM将永远是首选的解决方案吗?或者更多的是在芯片上完成，也许是在内存计算中?

格林伯格内存计算需要从根本上改变计算机的外观，才能真正得到发展。有些公司利用记忆单元的模拟特性来做一些有趣的事情。这些技术还处于发展的早期阶段，但它们真的很有趣。如果这些公司取得成功，那么我们可能会看到这种转变。有一家公司利用位元的模拟特性在模拟域中进行计算。你可以在骰子上放置大量的flash位元，如果每个位元都可以是乘数，那么你就可以开始做一些有趣的事情了。但我们的技术还处于早期阶段。这将是计算机架构的一个根本性转变。人们不喜欢改变。如果你能证明这样做的好处，人们就会这么做。 But where we are today with the classical architecture of a CPU, cache on the die, memory off the die and storage beyond that, that won’t go away anytime soon.

铁:您可以放入嵌入式dram。这些东西已经存在很长时间了。但是如果你看一下硅晶片上曲线的膝盖，如果你把它放在晶片上，它就会打破成本曲线。如果你是垂直整合的，不太关心销售，你可以使用嵌入式内存。但是，总的来说，问题是一样的。

艾伦这些年来已经有很多尝试。最后，没有足够的体积来驱动它。这就是为什么那些过程产品消失了。

铁:如果你看看嵌入式DRAM的性能和功耗指标，你会发现它非常高效。

艾伦:这是我们开始看到嵌入式技术局限性的一个领域静态存储器是漏电。每个SRAM单元都是两条小路径，可以在电源和地面之间泄漏电流。如果你在骰子上放太多这样的东西，那么突然间你的骰子就会被漏功率所控制。所以在SoC上可以放置多少内存是有理论限制的，而不仅仅是与面积有关。

SE:是内存漏水吗?

艾伦:是的，SRAM单元本身。

SE:有什么办法解决这个问题吗?我们当然看到晶体管从finFETs来nanosheets．

格林伯格有一些人在谈论把碳纳米管放在死亡。有些人对此非常乐观。

艾伦:在我的整个职业生涯中，我都听说过什么将取代DRAM和SRAM。这种情况没有发生，我也不认为会发生。

SE:然而，通过缩放降低到1x, 1y, 1z一直是一个挑战。这会改变这种动态吗?

什叶派:如果你用摩尔定律在美国，过去主要是提高时钟速度。在过去的10年里，我们目睹了时钟速度的下滑。它更多的是关于多核架构，你需要大量的内存来支持这些核心。这有助于推动通过更大的内存带宽来提高速度。而在高端计算架构方面人工智能，你现在看到两种主流的架构。一种是基于hbm的近计算内存。另一种是计算内内存，主要是基于sram的。寻求基于SRAM的人工智能解决方案的公司发现，他们没有足够的SRAM容量。他们正在想办法合并HBM以获得产能。

SE:我们听到更多关于新材料进入新设备的消息。材料的高迁移率对记忆有什么影响?

格林伯格我还没见过有人想用硅以外的材料来制造DRAM。但我们确实有这些新颖的非易失性存储器架构。它们通常使用元素周期表中有趣的元素。几年前有人尝试了元素周期表中的每一种元素和每一种组合。DRAM已经使用了30年。制造它们的过程已经被人们理解得如此透彻，我们在这条路上走得如此之远，以至于任何其他技术都必须走得如此之远才有机会。但是其他的技术正在到来。如果你和MRAM供应商，以及其他一些非易失性存储器供应商，他们已经从事了20年。人们说真正开发一种存储技术并将其推向市场需要大约20年的时间。他们正在努力。但他们面临着非常严峻的挑战。多年来，在巨大的市场中，大量的人都在使用它。很难再改进已经改进了很多的东西。

艾伦这是一项非常有弹性的技术。DRAM市场上最大的变化是芯片上用于其他功能的非DRAM逻辑的数量。另一个例子，就在最近，DRAM集成了芯片上的ECC。这是人们想过一段时间的事情，但成本效益从来没有真正发挥作用。现在，当你把ECC放在DRAM上，你就增加了大约12.5%的存储空间，你就增加了相当多的芯片。晶圆上的骰子会少很多。但如果你能够将这些骰子放入一个包中出售，因为如果你在刷新测试中有一个失败的部分，现在突然之间你可以纠正这个失败。所以你得到了额外的收益，整体成本开始转化为收益。

SE:驱动因素是什么?

艾伦:你生产的每个骰子都能获得更高的利润。你可以拯救那些原本会报废的硅。

铁:那是他们过去用于音频级DRAM的。

艾伦:是的。如果DRAM有一排故障，你会把它当作半个DRAM卖给电话应答机。这也是HBM的有趣之处之一。每次你建立一个新的SoC使用HBM的，你通常会经历这个管道清洗过程。所以你要对整个装配过程进行机械评估。你把SoC和dram放在那里，在你制造出来之后，你看它是否可靠。你真的很喜欢HBM的废料。

铁:是的，收益率可能不错tsv，但它是乘法。

什叶派:有很多修复能力，但它只能延伸到目前为止。

SE:那么备份一步，瓶颈在哪里?DRAM的运行速度是否比连接DRAM的管道快?

艾伦:这里有一种不为人知的关系。在DRAM内核中有一个循环时间。对于DDR3，我们得到了8的突发长度，并且您可以为读或写操作掩盖内部周期时间。当我们到达DDR4时，我们真的不想把爆发长度设置为16并保持它。如果你想把速度提高一倍，你不能把核心访问时间缩短一半。核心访问时间几乎是一个常数。当你缩小DRAM的大小时，你实际上增加了抵消这一点的时间。一个物体变快，一个物体变慢。因此，有了DDR4，他们就可以提出银行集团的想法。只要在银行组之间切换，就不会干扰这两个读访问。 That’s how DDR4 managed to stay at a burst length of 8. Then along came DDR5, and they made the DIMMs dual channel. So instead of making them 172-bit channels with 64 bits of data and 8 bits of ECC, they became dual 32-bit channels with their own ECC. That way you can allow the burst length of 16 and hide that internal access time in the DRAM. But it’s now 16 x 40, so you still get your 64 bytes of data.

格林伯格:当你开始研究个位数的纳米芯片时，这些芯片都是关于计算的。然后在外面有一个边缘，你必须把所有的数据输入或输出芯片。在个位数的流程中，我还没有看到太多的材料优化。

铁最后归结为应用程序。你希望在这条曲线上优化处理能力和内存带宽。因此，您有一个屋顶模型，其中一些处理器不适合特定的应用程序，因此他们调整了曲线以最大化吞吐量，例如，具有内存带宽的TPU。他们不关心材料。你需要优化现有的资源。

相关文章
DRAM知识中心
关于DRAM的头条新闻、视频、特别报道、技术论文和白皮书
HBM2 Vs. GDDR6: DRAM中的权衡
第1部分:选择因应用程序、成本和容量和带宽需求而异，但选项的数量令人困惑。
DRAM的权衡:速度Vs.能量
第2部分:哪种类型的DRAM最适合不同的应用，以及为什么性能和功率会有如此大的差异。
E代表进化
新版本的高带宽内存标准承诺更高的速度和馈源，仅此而已。
使用不同的内存来提高速度
更快地将数据放入和取出内存增加了一些意想不到的挑战。
负载下延迟:HBM2 Vs. GDDR6
为什么选择内存取决于数据流量。