看看不同的包装方案和技术。
永远开放的身体你的智能手机(也许无意中),看看小,黑色矩形困在一个电路板吗?那些黑色的矩形打包芯片。外部保护脆弱的内部集成电路芯片结构,以及消散热量,使芯片互相隔离的,而且,重要的是,提供连接到电路板和其他元素。生产所涉及的步骤创建这些防护结构和连接被统称为“包装。“这活动近年来经历了革命性的改变,推动推动更小、更强大的芯片。
这里我们看看一些策略,使新一代先进的包装,包括wafer-level包装、碰撞,再分配层,扇出,在矽通过。这些都是伟大的例子,应用前端晶圆制造技术(如沉积、刻蚀和清洁)后端处理。
Wafer-Level包装
在传统包装,完成后的晶片切碎,或切成小方块,成单个芯片,然后保税封装。Wafer-level包装巨头(),顾名思义,涉及包装模具虽然仍在晶片:防护层可能是连着晶片的顶部或底部,然后准备电气连接和丁成单个芯片晶圆。提供烤类比,传统包装类似于糖霜蛋糕,同时巨头就像糖霜蛋糕然后切成碎片。巨头因为双方没有涂上产生的包装芯片规模较小(大致相同大小的芯片本身),一个重要的考虑在footprint-sensitive设备如智能手机。其他优点还包括简化生产和切割前测试芯片功能的能力。
碰撞和倒装芯片
一个最简单的电气连接芯片和电路板之间可以用小球的导电材料,称为疙瘩。撞模可以掀翻,对齐,肿块与匹配垫在黑板上。倒装芯片粘结在传统导线焊接有几个优点,包括小包装大小和更大的设备的速度。
碰撞可以执行通过扩展传统的晶圆的方法。芯片后,underbump金属化(UBM)垫创建连接到芯片电路,然后把撞在垫。焊接是材料最常用的碰撞,尽管替代材料,如黄金、铜、钴-也可以根据应用程序使用。对于高密度互联或小模数应用程序,可以使用铜柱。而焊料在加入过程中,铜柱保留他们的形状,这允许他们将更加紧密地合作。
再分配层
迁移或重新分配,接触点是另一种技术,可以有效地完成在晶圆级别。重新分配层(RDL)用于路由连接到所需的位置。例如,一系列肿块位于芯片的中心可以分配给芯片边缘附近的位置。能够重新分配点可以使接触密度更高,使后续包装步骤。这种“扇入”过程也创建一个最小的包可用。
再分配过程增加了另一组层晶片表面。介电薄膜沉积的电气隔离,那么原来的债券垫接触。金属线把搬迁垫到所需的位置,和underbump金属化层构建支持焊料(或其他金属)疙瘩。
扇出巨头
再分配过程也可以用来传播或“粉丝”点的连接。这可能是必要的,例如,当芯片规模萎缩而需要相同数量的接触点。一个解决方案是扇出芯片的尺寸以外的接触。一个引人注目的应用技术是改善电力和热力性能以及减少整体包高度。
扇出wafer-level包装(FOWLP)通常涉及第一front-end-processed晶片切割成个人死亡。这些死去的分放在载体结构,和空白填写重组晶片。一旦人工晶片已建成,联系人可以重新分配以外的周边的原始模使用巨头处理。
在矽通过
而碰撞和RDL可能减少表面积芯片使用的电路板,空间使用芯片堆叠时可以更有效。甚至更好,叠加是一个策略,提高多个芯片的电气性能。线焊接是一种创建堆叠组件,和硅通过(tsv)已成为有吸引力的替代选择,可以提供更小的外形相对应。TSV是一个电气连接整个芯片的厚度,建立芯片的最短的路径从一边到另一个。简短的互连芯片之间的长度也可以意味着更低的功耗和更大的带宽。
在创建tsv一个常见的方式,通过(孔)蚀刻正面的晶片在一定深度。这些是孤立和由沉积导电材料,通常铜。晶圆芯片制造完成后,减少从背面到公开通过,和金属沉积在晶片的背面完成TSV互连。
包装技术进化
不再想了想在半导体制造过程中,包装的创新和复杂性。特别是,wafer-level包装经历了巨大的进步在原材料、过程,和设备,使巨头成为增长最快的一个芯片封装技术。撞,再分配层,扇出,在矽通过,和其他技术造成了强大的小型芯片高速功能,我们消费者期望在我们的移动电子产品。我们期待看到下一代半导体器件通过先进包装技术。
|
|
|
|
|
|
|
|
林研究或在做什么来促进包装放置吗?
解决方案被发现解决了TSV传热设备密度增加(过热)问题?
谢谢你帮助我了解更多先进的包装。你提到的再分配过程可以添加另一组层晶片表面。我有兴趣学习可以有多少层,或者如果它取决于包装。
看起来不错!
好解释。
很难定义“什么是高级包”但我们可以遵循常识。
说一口,流行,得到可以包含酒店“推进IC方案”。SLP衬底像PCB不是直接IC集成电路包装包装,但能想到的区域。
化学公司将如何扮演一个角色在先进的包装吗?说FOWLP还是PLP ?