越来越多的极端3 d NAND比率方面带来新的制造挑战。
3 d NAND的多个需求,使产量和性能在每一代增加困难。/层对第一代设备,推动流程工具极端,要迅速从10:1 40:1纵横比今天的64 - 96年对单一层设备。纵横比增加尽快制造挑战。继续密度扩展,每层处理改善,使多一点存储,但仍然需要更多的层对。随着层对等离子体蚀刻成为指数较慢。
这是快速解决层stacking-splitting大规模堆栈分为两层并将可能在未来增加到三个或三个以上层。双重过程的优点是,它减少了单一腐蚀一步一个更易于管理的过程,即,两个64年对蚀刻,而不是一个128,两个96而不是192。256双,两到三层设备,现在在开发,384或更多的期望。通道孔控制改进的个人档案,但代价设备日益一体化的挑战,比如添加一个联合到中间的堆栈。这些集成挑战困惑结合来自多个流程步骤的变化。越来越需要识别、测量、独立和控制这些变化的来源。
图1:3 d NAND纵横比为制造商带来新的挑战。
首先,我们需要对一些语言水平集。每一个制造商都有超大型相似但不同的流程3 d NAND闪存设备。每个制造商也有不同的短语和标签的各种几何因素描述通道孔。通道孔3 d NAND闪存设备的核心步骤。的几何结构和控制是至关重要的产量和设备的可靠性。
第一个四代的3 d与非键控制:个人对厚度,通过堆栈组合、通道孔概要文件包括一个详细的临界尺寸从顶部的底部结构。由于3 d NAND的极端性质,其他过程控制因素爬在那成为重要包括全球和局部倾斜或引爆整个频道的孔结构。这个结果从沉积的变化过程以及腐蚀过程,导致新的收益模式无关紧要的平面NAND和其他设备,如DRAM。这个行业正在努力控制所有这些来源。
层叠加的下一个挑战是最后的孔对齐。行业使用叠加,登记、对齐、失调,mis-registration和类似的词来形容两个通道孔的相对位置堆栈。3 d NAND过程控制计量需要提供更好的方法来衡量这些因素分开。
层的顶部放置位置相对于下层通过光刻技术定义的过程,通常是由注册的顶部甲板1关键下层结构(可能或可能不包含驱动逻辑也称为外围)。第一底部甲板将全球和本地空间变异包括倾斜,底部在哪里游荡从顶部到几十纳米,导致位线(通道孔)土地失败如果他们不正确的位置。这些公差设计是合理的在大多数单一层设备有自动对准或着陆区。
两层设备添加一系列的挑战。最后联合需要两者很好地结合,使适当的下游处理包括一个健壮的电气连接和访问的清洁和沉积化学,包括最重要的存储或电荷陷阱层,使3 d NAND内存单元。在甲板2通道孔图案,再由光刻定义顶部,可以很好地一致或注册到底层的模式,然而这些结构产生临界尺寸或剖面变化以及自己的倾斜。制造商的挑战是降落这80 - 100纳米孔,钻通过微米材料,在另一个80 - 100纳米孔。一些制造商已经分配的着陆区或甲板1的倒角结构提高利润率,但总的来说,它是一个令人难以置信的挑战过程对数以万亿计的时间。
图2:横截面视图显示叠加,倾斜和注册挑战通道孔过程控制。
创新在光学计量使测量和挑战的分解成单独的反馈循环优化沉积工具,蚀刻工具,和光刻系统,提高总双层控制。我们期待下一代移动设备,附加层,制造公差将改善,还有预期的创新设计和控制处理的复杂性最终结构的纵横比120:1。
|
|
|
|
|
|
|
|
|
|
留下一个回复