需要改进以提高存储器的可靠性并缩短设计时间。
半导体的发展越来越具有挑战性，这对任何人来说都不是什么秘密。每一个新的工艺技术节点都在每个芯片中封装了更多的晶体管，产生了更多的电气问题，使散热更加困难。楼层规划、逻辑综合、位置和路线、时序分析、电气分析和功能验证将电子设计自动化(EDA)工具发挥到极致。需要数百个时钟和电源域来提供灵活性，并适应来自不同来源的IP块。在所有这些之上，片上系统(SoC)设计还增加了并行处理和嵌入式软件。
设计领先的存储芯片需要处理许多相同的问题，同时也给开发团队带来额外的挑战。离散存储芯片通常是为每个新节点开发的最早和最大的产品类型之一。离散存储器供应商积极地、不屈不挠地追求技术扩展，以保持性能和成本领先。然而，摩尔定律的减缓意味着仅靠更小的几何形状不足以跟上市场需求的步伐。供应商还必须在架构创新和越来越快的接口上不断创新。
有许多苛刻的应用程序给内存供应商带来了压力，并推动了产品需求。基于云的高性能计算(HPC)和大数据应用程序为了追求性能，会尽可能多地占用内存。人工智能(AI)，尤其是机器学习(ML)，对于以新颖而强大的方式利用这些数据至关重要。基于云的AI应用程序需要高密度、高带宽和多端口内存来整合和分析来自多个来源的数据。边缘AI和物联网(IoT)设备得益于更小的芯片和更高的功率效率。
也许没有比现代汽车更广为人知的高要求应用的例子了。先进驾驶辅助系统(ADAS)和新兴的全自动驾驶汽车“美丽新世界”对AI/ML有大量需求。他们相应地需要大容量、快速的存储器，即使在困难的道路环境中也非常可靠。自然语言处理(NLP)是ML的另一个著名用途，它根据许多真实世界的示例随着时间的推移调整和扩展其准确性。最后，智能手机和平板电脑，尤其是使用5G技术的手机和平板电脑，需要高性能和最低功耗的内存来延长电池寿命。
来源:Synopsys对此
所有这些要求苛刻的应用程序，以及它们共同的潜在因素，给内存设计者带来了许多挑战。一些长期存在的挑战加剧了，而最新的技术节点引入了其他问题。这些挑战可以分为三大类。
首先是技术、性能和容量的扩展。应用和市场需求迫使设计团队不断在他们开发的存储芯片中提供更高的性能、更高的电源效率和更高的容量。这些需求推动向新节点的迁移，并需要更多创新的设计技术。它们还直接转化为对EDA工具的需求，以处理更大、更复杂的设计。这些工具必须提供更高的容量和更快的运行时间。它们还必须支持设计人员在保持高质量结果(QoR)的同时，追求更好的功率、性能和面积(PPA)。
第二组挑战涉及硅的可靠性，这已经成为自动驾驶、航空航天和国防以及医疗等关键任务应用的一个更大的因素。为满足这些应用程序的内存PPA要求而需要的新节点和新体系结构带来了高度的风险，如果在开发过程中处理不当，可能会危及可靠性。为了在创新和确定性的交叉点上将这种风险降至最低，设计团队必须采用先进的建模和验证技术来弥合技术到设计的差距以及设计到硅的差距，并确保硅将在开发过程中按照预期执行。他们必须开发并强制使用健壮的过程设计工具包(pdk)，以推动精确的设计实现。
在更广泛的范围内，存储芯片的可靠性需要完整的生命周期管理，从硅前设计到生产制造，甚至在现场部署。需要对可变性和可靠性进行分析，以确保设计在广泛的操作条件集上的健壮性，并将缺陷逃逸最小化。为了满足汽车市场的ISO 26262合规要求和其他应用的相关标准，需要进行功能安全验证。高效的良率管理必须确保生产出足够可靠的硅，同时仍能满足成本目标。硅上监测提供整个测试过程中的数据，如果最终用户同意，可以在整个运行寿命期间对芯片进行监测。对这些数据进行分析可以用来调整制造过程或设计本身，以保持或提高可靠性。
最后，考虑到需要在竞争激烈的终端市场中迎合各种应用程序，越来越强调内存开发周转时间(TAT)。为了满足定制芯片的市场需求，设计团队需要在整体内存开发工作上“左倾”。必须采用设计技术协同优化(DTCO)，这种技术在存储器开发中从未使用过，这样设计师就可以在“强化”这些选择之前快速探索和协同优化新技术和设计技术。为了加快设计验证，需要在设计阶段加快验证运行时间，并尽早意识到电气和可靠性的影响。通过注入经过验证的、快速、高效的数字设计和验证方法，存储器设计的“数字化”使设计团队能够进一步加速设计和签字。必须采用设计-测试和设计-包装协同优化来加速设计、测试和包装签收。
要满足所有这些挑战和需求，仅靠一组点工具是无法完成的。内存设计人员需要一个全面的EDA解决方案集，以满足他们在整个内存开发生命周期中的需求。现在是时候让EDA供应商重新考虑当今现代和复杂内存设计的解决方案开发了。
|
|
|
|
|
|
|
|
|
|
感谢您强调内存验证问题和内存验证中的EDA差距。我想知道Synopsys是否有解决方案或正在制定解决方案来解决这个问题。