为什么测试可能成为下一个设计瓶颈。
随着芯片设计和制造转变左和右,担忧可靠性突然前面和中心。但弄清楚到底是什么导致芯片故障,或者至少不是满足性能和规格的力量,变得更加困难。
这里有几个趋同的趋势,每一个都在改善可靠性的过程中发挥着不可或缺的作用。但如何重要每个趋势中扮演不同的角色设计,有时从一个晶片。这很难解释,更不用说创建解决方案,可以添加一致性。
首先,新兴的图片是测试不再是一个离散的操作。它是一个复杂的过程,这一过程被推左的设计空间和post-manufacturing。
这是明显的在最左边的流程,在设计测试一直推到芯片设计的架构设计阶段。在28 nm转变开始,但它真的踢到齿轮在16/14nm finFETs和多模式的出现。10/7nm,大大降低电力/性能/区域受益比例,芯片制造商开始和架构,增加更多的异构处理元素、记忆、I / o和先进的包装。将这些碎片拼凑起来,变得清楚为什么测试策略是一个主要问题在设计周期的早期。
内建自测是这一战略的关键部分,在某些芯片阿拉伯学者和记忆构成大多数on-die房地产。阿拉伯学者类似飞行员的工作清单在飞机起飞之前,虽然有讨论阿拉伯学者扩展到包括不仅仅是简单的操作检查。例如,它也可以作为一个安全策略的一部分,以确保没有任何违规行为,它可以被纳入片上监测系统来决定是否有任何不规则的活动在一个芯片上进行。此时这是可疑的,线测试停止和其他功能开始,变得更模糊仍然当AI /机器学习被添加到混合。
机器学习是被应用在所有测试数据。它已成为测试的胶水,识别模式在不同类型的测试,而不是特定功能。像所有的人工智能组件,它能够适应使用模型应该在可接受的范围内的行为。有趣的毫升与测试是它可以识别畸变比传统方法快得多,因为它是观察的数据而不是单个比特模式。此外,它可以按照这些模式从目标函数性能退化和微妙的变化。
把所有这些片段组合在一起并测试现在post-silicon跨越从架构到实时测试,从简单的功能测试,测试是扩大安全引导和异常行为。能使芯片更可靠、更安全,但这也使得它很难创建一个有凝聚力的测试策略没有大量的专业知识和远见芯片将如何以及在什么条件下使用。
设计一次,期待它在主机设备上播放越来越困难的因为各种各样的原因,但第一次测试正在成为其中之一。
|
|
|
|
|
|
|
|
|
|
留下一个回复