的3 d与非坦途

NAND闪存市场是动态的,但有时也可预测的。供应商往往推出相同的NAND闪存芯片,然后规模较小的几何图形。和NAND芯片价格上升和下降,根据供需方程在一个给定的点。

展望未来,然而,NAND闪存市场预计将变得不那么可预测,如果不混乱,在新的和主要技术过渡。平面与非比例正在放缓,很快就会碰壁。意识到NAND奄奄一息,一些厂商竞相彼此船下一代technology-3D NAND。简而言之,3 d NAND像摩天大楼,水平层堆积,然后使用垂直支柱连接或通道。

去年,三星推出了该行业的首部3 d NAND闪存设备,24层,128 Gbit的筹码。2014年,微米和SK海力士将效仿。但是相比之下,SanDisk /东芝两人不会船3 d NAND直到2016年。到那时,SanDisk和东芝计划扩展平面与非,说2 d技术更便宜,并提供更好的性能,比3 d NAND闪存。

的措辞可能会在市场上产生一些混乱。所以,NAND的现实是什么?简单地说,今天的2 d NAND仍将占主导地位的技术,和最具成本效益的,有一段时间了。3 d NAND预计达到的交叉点或price-per-bit平价水平2 d NAND直到2015年或2016年,分析师格雷格·黄说:提出见解。

事实上,过渡到3 d NAND可能是一个漫长而坎坷的道路。“3 d NAND闪存是一个新技术,”黄说。“所以,可能需要一些时间来提高产量。既然所有的供应商有不同的期限3 d NAND的引入,当它的问题将成为每个供应商成本效益会有所不同。”

最初,3 d NAND面向市场容量固态硬盘(SSD)。“3 d NAND耐力高于当代2 d NAND闪存技术,这使得它更适合企业应用SSD,”莫尼卡说Garg Pacific Crest Securities的分析师。“但企业ssd消耗少于5%的NAND位/我们的估计。这让我们相信,3 d NAND闪存容量增加2014年可能是有限的。”

的气体
所以现在,2 d NAND仍将是主流技术。由于193海里浸没式光刻技术和自对准双重模式,NAND闪存供应商相应平面设备20 nm和下面。今天,微米航运是世界上最先进的NAND闪存装置16 nm的部分。

不过,供应商正在努力规模开头浮栅的关键要素。1 xnm节点,降低浮置栅极看到是一个不受欢迎的控制栅电容耦合比。还有增加细胞间干涉“行”这个词。

总之,平面与非将在大约10 nm据说碰壁。在2 d NAND,晶体管有两个大门,这通常是在彼此之上。前一个是控制门。一个是浮置栅极底部。浮置栅极基于掺杂多晶硅。

而不是传统的浮栅,3 d NAND将电荷陷阱技术的利用。基于氮化硅薄膜,电荷捕获存储记忆的两侧。今天,也没有闪存供应商飞索半导体是唯一一家将电荷捕获到大规模生产,但其他行业在技术。“这些困难的原因,不管它可能是什么,可能会推迟3 d NAND的引入,“吉姆说方便,分析师客观分析,在一个博客。

不过,三星已经船最初3 d NAND部分基于电荷捕获。建立在30到40 nm的几何图形,三星的所谓V-NAND装置还包括24层和250万个频道在一个小小的形式因素。“20 nm平面相比,(3 d NAND)是两倍密度和速度,写“静电的荣格说,执行副现在在三星半导体的研发。“这是一半的电力消耗和10倍耐力。”

另一方面,芯片还没有成本上比2 d NAND闪存。“大规模生产三星3 d NAND闪存设备将在2014年开始,“艾伦·Niebel说总统Web-Feet研究。“早在24层,三星3 d NAND闪存设备是不经济的。所以,需要另一代人之前,将满足成本平价平面与非,可能在2014年末或2015年。”

3 d NAND将方法成本平价时,设备将32层以上,副总裁布拉德利说霍华德在应用材料腐蚀技术先进单位。“平面与非不会站着不动的成本。它会向前移动,”霍华德说。“你必须项目,成本将与3 d NAND闪存。这是在32或48层。”

不用说,3 d NAND闪存市场仍处于起步阶段。“很多的基础结构也已经做出来了。现在,重点是设备可靠性和如何你真的微调的材料真正的大批量生产,”霍华德说。

如何制作3 d NAND
让3 d NAND进入批量生产是说起来容易做起来难。平面与非涉及制造业水平条多晶硅的过程。使用带wordlines。反过来,这些连接的控制盖茨记忆细胞。

相比之下,3 d NAND流包括堆积相互交替层的材料上。“这是类似一层蛋糕交替层蛋糕和结霜,“说客观分析方便。

层的形成依赖于两个fab technologies-deposition和腐蚀。3 d NAND堆栈需要交替沉积。也带来了三个新的蚀刻技术mix-high-aspect比内存孔腐蚀;高纵横比trench-line腐蚀;和楼梯腐蚀。

“以前,2 d NAND的控制项先进光刻准备下一个节点,”霍华德说。“当前193海里浸泡将为3 d NAND做得很好。的东西将减少cost-per-bit不是光刻,而是真的很受沉积和蚀刻。”

在基本的3 d NAND流程流,第一步是建立一个CMOS逻辑层,奠定了基础。然后,在一些3 d NAND闪存设备,交替层二氧化硅和多晶硅的沉积的逻辑。二氧化硅作为绝缘体,而多晶硅用于wordlines和控制盖茨。“沉积的挑战是什么?口供是过渡从单层到多层堆栈。关键是你真的需要精确控制和低defectivity,”霍华德说。

堆栈交替沉积的数量决定了层对于一个给定的设备。这一步后,孔的顶部层。然后使用一个腐蚀装置,高纵横比战壕蚀刻设备顶部的衬底。“这个过程肯定是不容易的,”霍华德说。“这不仅仅是纵横比,但也有多深,我们得走了。如果你把典型的平面与非,你看着十二1或15:1联系人。在3 d与非,你看40:1 60:1高纵横比。”

然后,电荷捕获和通道内形成装置。“你在做什么是钻孔与联系通道售票员从上到下。然后,你填满,在导体。所以实际上,你不仅有wordlines,但垂直堆wordlines,”他说。

下一个大挑战是连接外围逻辑控制盖茨。使用腐蚀装置,这个想法是为了腐蚀楼梯模式到一边的设备。“我们做的是打印一大片抗拒。然后,我们通过一个介电层和导体层腐蚀。我们将抵制,腐蚀了。多次之后,你一直这样做,你有一个staircase-like结构,”他说。

一旦3 d NAND闪存设备制造,芯片必须经过一系列严格的过程控制步骤。3 d的NAND闪存供应商可能会克服许多挑战,使这项技术成为主流。“每个人都承认有一个平面,”他说。“这只是一个时间问题3 d NAND将交叉。”

然而,仍然被认为是3 d NAND将规模多久。目前尚不清楚有多少层可以堆叠和密度。显然,从2 d到3 d迁移NAND预计将是一个长期的,和不可预知的,芯片埃克斯和oem的过程