更多的第三方知识产权,电线和特性严重破坏的设计。
埃德·斯珀林
路由拥塞了SoC设计的复仇,受更多的第三方知识产权的出现,更多的内存,各种各样的新特性,以及无法规模电线以同样的速度随着晶体管。
这肯定不是一个陌生的概念,集成电路设计。地点和路线的市场主要由需要自动化工具驱动这种操作,防止电迁移等问题,电磁干扰,相声,短路电路。但通过添加更多的功能,更多的电线,和IP,必须能够连接到各种设备周围密集的包装全部记忆然后萎缩特征尺寸28 nm或20 nm,突然返回的问题。
“主要原因是大量的IPs在同一死,”塔希尔说Madraswala,负责工程的副总裁在Open-Silicon物理设计。“每个人都集成IP而不是编写代码。所以我们现在有多个接口,视频编解码器和手臂子系统,随着国产嵌入式控制器。连接的IP是造成交通拥堵。我们现在在做一个设计与3700万年place-able实例。就像一个大交换机。这是一个巨大的交叉连接。”
在记忆尤其如此,这占据了很大一部分房地产的出类拔萃。这种聚类方法的主要原因是性能。距离,记忆是一个关键组成部分。距离越短,越低延迟。
“IP块的数量的增加,更多的电线,和一切都跟记忆,”库尔特·舒勒说,在Arteris营销副总裁。“内存控制器周围地区的需求。这就是为什么我们有三个级别的缓存一些芯片,还有谈论第四个。所以你需要缓存所有一起工作,增加了交通拥堵。如果N =数量的芯片上,经验法则是路由拥塞增加速度比N组合。”
要做什么
有趣的是他们最先进的流程节点分别对待各种解决方案,而不是进化。的东西必须在28 nm不同从列表中需要解决的问题在20 nm,例如,和路由拥塞也不例外。
“在28 nm,路由已经复杂但有工具来利用它,”普拉文·Madhani说,总经理和路线在导师图形。“有这几个原因。其中之一是,我们有了更多的悲观刚果民主共和国的规则。第二光刻图案,创造收益和DFM问题。路由器必须担心光刻模式,和更多的复杂性意味着更复杂的光刻模式。”
在28 nm,这需要并发的步骤确定通过形状和它连接金属层的数量,建模的信号完整性和电迁移,以及交通模式的记忆。在20海里,它还需要一套新的规则,通过酒吧和双模式的特殊规则。
“路由器需要荣誉的颜色(红色和蓝色)和担心规则后,“Madhani说。“你需要加强数据库按照颜色的工具能处理。”
麻烦
直到65海里,大多数设计团队甚至从来没有考虑电迁移。在28 nm已经成为一个巨大的问题,因为盖茨仍然快但电线慢。电线收缩不喜欢晶体管,他们加电阻的方式类似于水从一个胖管细管道,或从五车道公路交通合并两个。解决方法是局部扩散的导线必须保持至少距离对方以及创建局部热点。
最简单的解决方案是降低导线的数量,但这是成为不可能。甚至建自测,这被视为一个IP和难以突破测试嵌入式电路,增加了电线。Open-Silicon Madraswala说大死阿拉伯学者可以添加到盖茨多30%。
“它变得更加复杂,”Madraswala说。“在很多asic现在实力群岛,但你不能在权力共享BiST控制器岛屿。这意味着更多的电线。如果你去垂直的这个东西,你有连接块,所以你的拥堵。”
这是一个好消息,当然,对于EDA供应商。Synopsys对此,导师和节奏都有place-and-route工具,看到新生命在五年前被认为是一个相对停滞的市场。来说也是好消息network-on-chip供应商如Arteris和超音速,看过他们的业务发展随着交通拥堵的问题。
“有几个方法可以绕过拥挤现在,“说Arteris舒勒。“一种方法是把大开关或横梁。但你仍然需要伸展和挤压开关。”
叠加效果和新的选择
堆积的死变得越来越普遍在未来的几年中,路由拥塞将一个新维度。交通流在一个死,但它也将流之上和之下的死亡。这并不一定简化路由拥塞,但它确实使它更加复杂。
“栈,你不必担心时间和什么是上方和下方和相邻层,“导师的Madhani说。“你需要确保路由器停止所有违规。这意味着更多的规则和并发症。对EDA提出了很大的挑战。”
到目前为止,EDA供应商从芯片制造商使用对角线路由,顶住了压力和多边形仍然是在一个方向。但与动态红外等额外的挑战,这需要DCaps-and wires-even更多IP现在堆积的复杂性,这可能会改变。第一次,地点和路线实际上正在成为一个竞争优势。
“我们赢得了一个设计的基础上解决路由拥塞,“Open-Silicon的Madraswala说。“这不是成本或关闭时间。这是路由。”
|
|
|
|
|
|
|
|
|
|
留下一个回复