标签:扇出

预测可靠性3/2nm和超越
通过埃德·斯珀林- 08年12月,2020 -评论:0

芯片行业决心制造半导体3/2nm——甚至可能超越——但这些芯片将不太可能已经定义的复杂的soc先进的电子技术在过去的十年左右。相反,他们可能将成为许多系统中的瓷砖,定义不同的功能,其中最重要的是高度专业化的特定应用程序…»阅读更多

LDFO SiP的衣物和物联网异构集成
通过公司2020年12月- 02 -评论:0

ibsen Pinheiro作者a·马丁斯* m . *, a·f·费雷拉* r·阿尔梅达* f·马托斯*,j·奥利维拉*,Eoin O´Toole *, h . m .桑托斯†m . c .蒙泰罗‡h . Gamboa‡r·p·席尔瓦*‡弗劳恩霍夫葡萄牙AICOS,波尔图,葡萄牙†INESC TEC *安靠葡萄牙,S.A.文摘的发展低密度扇出(LDFO),原晶圆级扇出(WLFO),平台包含需要……»阅读更多

动量构建先进的包装
通过马克LaPedus- 9月17日,2020 -评论:0

半导体行业正在加大力度在先进的包装,这种方法越来越广泛的新的和复杂的芯片设计。铸造厂,OSATs和其他人正推出下一波的先进的包装技术,如2.5 d / 3 d, chiplets和扇出,他们正在开发更奇异的包装技术,承诺提高性能,降低p…»阅读更多

Chiplet上升势头
通过马克LaPedus- 2月26日,2020 -评论:0

chiplet模式正逐渐成为一种发展整体ASIC设计,这是在每个节点变得更加复杂和昂贵的。几家公司和行业组织都在声援chiplet模型,包括AMD,英特尔和台积电。此外,有一个新的美国国防部(DoD)倡议。我们的目标是加快上市时间,降低成本……»阅读更多

发现缺陷IC包
通过马克LaPedus12月17日,2019 -评论:0

一些设备制造商增加新的检测设备来解决日益增长的缺陷挑战集成电路包装。有一段时间,发现缺陷在包装是相对简单的。但当包装变得更为复杂,因为它是用于市场可靠性至关重要,找到缺陷是更加困难也更加重要。这促使的发展……»阅读更多

新包装的路线图
通过凯瑟琳德比郡12月17日,2019 -评论:3

从历史上看,电子工业集成电路芯片的巨大区别,包从环境保护,和董事会连接其他设备在一个完整的系统。电路和系统世界很大程度上是互相隔离的,使用不同的工具,不同的流程,和成功的指标。而集成…»阅读更多

接下来的高带宽内存
通过马克LaPedus12月17日,2019 -评论:1

激增的数据驱动需要新的IC方案与更多和更快的内存类型高端系统。但也有许多挑战在内存中,包装和其他方面。在系统中,例如,数据之间来回移动处理器和DRAM,大多数芯片的主内存。但有时这种交换导致延迟和功耗,有时是……»阅读更多

迁移3 d成为主流
通过布莱恩•贝利- 10月31日,2019 -评论:0

半导体工程坐下来讨论需要改变整个生态系统支持三维(3 d)芯片设计与诺曼Chang首席技术专家ANSYS的半导体业务单元;集成电路包装和产品管理总监约翰•公园在节奏的跨平台解决方案;营销主管约翰•弗格森在导师,刚果民主共和国应用程序西门子业务;…»阅读更多

最好的先进包装是什么选择?
通过马克LaPedus- 10月17日,2019 -评论:2

随着传统芯片设计变得更加笨拙和昂贵的每个节点,许多IC厂商正在探索或追求替代方法使用先进的包装。问题是有太多的高级包装选项放在桌子上,和列表中继续成长。此外,每个选项都有几个权衡和挑战,它们仍然是相对昂贵的。…»阅读更多

周评:制造、测试
通过马克LaPedus- 04年10月,2019 -评论:0

包装和测试的主要交易的一些影响OSAT供应链,韩国的棉结了十技术”在菲律宾wafer-level包装生产线。此外,棉结也许可十的m wafer-level包装技术。这包括扇入技术以及晶圆,panel-level扇出。它还包括一个广告…»阅读更多

←旧的文章 新帖子→

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu