周评:半导体制造、测试


GlobalFoundries在美国纽约地方法院提出起诉针对IBM,指控其非法披露知识产权和商业秘密与IBM合作伙伴,包括英特尔和Rapidus,可能获得数亿美元的许可收入和其他福利。欧盟发布了一个€430亿(470亿美元)的计划重启其半导体制造业,…»阅读更多

Chiplets成为主流,芯片行业玩家合作克服新发展的挑战


半导体产业生态系统是构建一个综合性chiplet抓住设备的优点比传统的单片芯片系统(soc)如改进的性能,更低的能耗,提高设计的灵活性。与异构集成(嗨)提出重大挑战,协作实现的潜力chiplets变得更我…»阅读更多

下一代芯片嵌入技术高效电源模块和电源口


成本、性能和包装尺寸的关键因素需要在下一代的包互连和包结构进化。将主动模嵌入基质主要是由包通信的手持设备的小型化。然而,在能量模块的情况下,小型化并不是唯一的司机,提高需要嵌入式死substrat……»阅读更多

周评:制造、测试


混合粘结和超级计算机在本周的ECTC会议,CEA-Leti和英特尔提供了一个“优化的混合direct-bonding、自组装过程”,他们宣称有潜力提高对准精度和加快工厂吞吐量的每小时几千死去。水滴的方法使用毛细管力作用下使目标晶片上死去。“商业年代……»阅读更多

一个适于生产的扇出解决方案——ASE中心芯片上


第五代(5克)无线系统普及将推动整体发展成高性能和异构集成形式。高I / O密度和高性能包,有前途的扇出芯片在衬底(中心)提供了一个解决方案来匹配外包半导体装配和测试(OSAT)能力。中心确定扇出(FO)包,可f……»阅读更多

动量构建先进的包装


半导体行业正在加大力度在先进的包装,这种方法越来越广泛的新的和复杂的芯片设计。铸造厂,OSATs和其他人正推出下一波的先进的包装技术,如2.5 d / 3 d, chiplets和扇出,他们正在开发更奇异的包装技术,承诺提高性能,降低p…»阅读更多

镀铜技术的新发展为嵌入式电源芯片包的挑战


镀铜被广泛用于制造嵌入式包装达到高密度、高速、高性能电子产品。与小孔(TH)以及通过纵横比盲目的增加,一个可靠的电镀技术的发展是非常重要的。在通孔的深度超过200µm,很难填补没有空白通过使用直接咕咕叫……»阅读更多

周评:设计,低功耗


ANSYS将收购Dynardo、提供模拟流程集成和设计优化(PIDO)技术。Dynardo工具包括算法的优化,不确定性量化、健壮性、场景变化、灵敏度分析、模拟工作流构建和数据挖掘。在魏玛德国,Dynardo成立于2001年,一直是ANSYS软件合作伙伴;交流……»阅读更多

测试毫米波5 g


苏珊兰博和埃德·斯珀林电信世界已经告到5克,但没有一致性如何这下一代无线技术将推出在各种地区和大量的未知如何将测试以及可靠的最初。存在大量的混乱约5克是什么。有sub-6GHz 5克,w……»阅读更多

如果你错过了它


我们最近在东京和上海两个非常成功的研讨会举行。三星内存提出他们HBM2解决方案,三星铸造谈论他们的先进14 nm FinFET的解决方案,日月光半导体集团审查他们的先进的2.5 d包装解决方案,eSilicon提出我们的ASIC和2.5 d设计/实现和IP解决方案,Rambus详细叙述了他们的高性能并行转换器解决方案和西北逻辑p…»阅读更多

←旧的文章
Baidu