Chiplets成为主流,芯片行业玩家合作克服新发展的挑战

半导体产业生态系统是构建一个综合性chiplet抓住设备的优点比传统的单片芯片系统(soc)如改进的性能,更低的能耗,提高设计的灵活性。与异构集成(嗨)提出重大挑战,协作完成chiplets已成为更重要的潜力。在半导体行业专家聚集在异构集成峰会2022年台湾提供观点如何增长chiplet生态系统正在努力克服这些阻力。

“看大局,半导体的发展实际上是关于系统集成有效,”C.P.挂说,公司研发中心副总裁ASE集团和台湾半导体封装测试委员会联合主席说的。“系统集成可分为两种类型——均匀集成和异构集成。在深入嗨技术的同时,我们必须继续加强和促进产业链的合作成员之间为了克服可能出现的各种挑战。”

Chiplets获得动力

TechSearch主席Jan Vardaman市场研究领导人专门在微电子封装和组装技术的发展趋势,指出IC设计师更容易和更灵活的芯片与chiplets他们想要的。Chiplets也将芯片成本降低使不同的功能电路的生产使用最具成本效益的过程不必依靠最先进的技术。

chiplets允许更大的灵活性和更好的成本结构,更多chiplet-based设备在市场上推出。然而,因为它们是由不同的制造商,独立开发chiplet产品往往不是可互操作的,并且兼容,导致分散chiplet生态系统。这就是为什么UCIe标准的推出,旨在打破壁垒,chiplets的发展是一个重要的里程碑。

高管们从以下组织2022年在异构集成全球峰会。左至右:刘易斯黄副总裁Senju电子(台湾);C.P.挂,日月光半导体集团副总裁;阿卡什辛格,先进的包装技术发展的副总裁,微米;主任Shin-Puu刘正摘要/特种加工,台积电;HW花王,副总裁,联发科的制造业务和供应链管理;全球老包装项目TD主管艾伯特局域网应用材料;副总裁王于Po CRD中心Siliconware精密工业;副总裁陈余华Unimicron技术;董事总经理约翰•奥斯托夫斯基SABRE 3 d,林研究; Damon Tsai, Senior Product Director of Inspection Business Unit, Onto Innovation.

Raja Swaminathan,公司高级副总裁包装在AMD,认为市场需求是一个关键因素推动了半导体工业的过渡到异构集成。推动更高的处理器性能的高性能计算(HPC)市场不再能满足只有过程扩展。AMD处理器供应商,必须找到新的方法来满足客户的需求,和chiplets最有效的解决方案。Chiplets允许AMD克服成本和扩展的挑战和推出产品更好地满足市场需求。

“关键,进一步促进chiplet生态系统的发展在于如何行业的研究成果转移到教育系统,”William Chen说主席HIR ASE和研究员组。“从设计方法技术的行业,因为它更关注于chiplets。然而有一个短缺的学生在学校学习chiplet设计。我们都知道,人才关系到半导体的发展。只有将chiplets带给更多的学生在学校我们能看到更多chiplet-based技术在将来发生。”

研发副总裁LogoDon Chan调子,说chiplets驱动IC设计的范式转变世界。打破SoC各种芯片的功能分成chiplets并将它们组合成一个单一的通过先进的包装设备,集成电路设计师们发现了一个新的路径的Power-Performance-Area (PPA),一个过程的三个主要组件技术他们一直试图平衡。这一趋势,然而,带来了新的挑战,比如如何将功能最初在SoC集成和设计plets chiplet互连体系结构,从芯片堆叠和克服散热的挑战——在最难解决。设计过程、方法和工具需要进化来克服这些障碍。

”集成电路设计师,最有趣的和有价值的方面chiplets是他们把集成电路设计成混合鸡尾酒,“HW花王说,副总裁在联发科制造业务和供应链管理。“一个可以创建一个独特的产品通过混合不同的材料。死分区,将客户需要的功能划分为多个芯片——已经成为唯一的路要走。”

实际上,联发科发现死分区有助于降低成本,和一些函数可以用更成熟的和更具成本效益的生产流程。单个芯片的区域越来越小,做出更好的生产产量。

浸没式冷却散热:巨大的潜力

与先进的包装chiplets成为可能正在推动一个重要的科技浪潮在半导体制造,设备过热——长一个重大的挑战——只会变得更加复杂,包装的进步。

Wiwynn集团总裁Sunlai Chang说,整个产业链上游到下游需要共同努力,改善散热方式更有效。Wiwynn发展浸没冷却解决方案近年来因为芯片所产生的热量可以不再单独被球迷附近的液体冷却技术的限制。常说沉浸整个主板一起电子元件冷却剂将散热的未来。

“目前的包装技术用于半导体器件没有优化设计浸冷却,”Chang说,谁是渴望在包装行业合作伙伴来开发新的解决方案。

与会者探讨半导体先进包装技术在2022异构集成全球峰会的机会。

CPO成为优化功耗的关键

与I / O单元负责数据传输也是一个重要的热源,计算性能的持续改进和I / O带宽的增加,减少I / O功耗将变得更具挑战性,副总裁杰雪说的技术和质量在思科系统。“是没有限制的,越来越多的互联网数据和I / O带宽需求网通芯片正变得越来越高。但事实是,等传统传播媒体再也不能携带大量数据在一个可接受的能耗水平。网通asic通过Co-package光学(CPO)技术,如硅光子学成为主要趋势。”

CPO是一个典型的嗨集成逻辑单位使用CMOS工艺和光电和光学组件通过先进的包装技术,用特殊工艺允许芯片开发商不仅获得更多的通信带宽,而且还大大降低数据传输的能耗。

台积电的最新CoWoS解决方案

台积电是全球最大的半导体芯片的合同制造商,共享CoWoS技术的最新发展。Shin-Puu刘正,台积电了/特种加工主管表示,公司开始开发CoWoS先进包装技术年前以满足客户需要HPC和今天提供了CoWoS产品家族。

刘正表示,台积电的CoWoS客户有不同的要求。而其他一些价值表现,希望高密度电线或更大的成本效益。例如,CoWoS,最初使用硅插入器,后来升级到CoWoS-R,取代了硅和有机插入器插入器,具有较好的响应速度和能源消耗低阻抗的电线。集成芯片可以上升到另一层次的组装去耦电容器被动组件,使CoWoS-R大功率系统集成一个完美的选择。

设备和材料玩家关注混合结合,推出各种解决方案

关键半导体行业公司包括应用材料、布鲁尔科学,EVG,林的研究,和SPI提出异构集成峰会,讨论chiplet集成中使用的先进的包装技术,设备、材料及其解决方案。

混合键是一个特别热门话题在去年的事件,几乎所有先进包装球员利用减少片上互连和焊接过程尽可能满足极端需求的互连密度先进包装。虽然可以使用混合粘结在大规模生产的今天,仍有很多技术问题需要解决。

混合粘结技术挑战的解决方案开发人员从市场机会大大受益。解决方案和服务提供商在半导体制造的不同阶段,从设备和材料测试和测量,提出了新的和有趣的解决方案流程将混合成键。