更好地预测物理实现效果可以更快地得到最终布局的结果。
在相当长的一段时间里，尽早考虑物理设计一直是芯片开发团队的一个考虑因素。尽管如此，在与客户和合作伙伴的互动中，2022年标志着人们对功能正确的设计是否也可以使用物理实现流实现的担忧急剧上升。考虑到片上网络(NoC)架构的复杂性和对其他IP块大小和位置的依赖，它们很容易受到物理影响。
现在是2023年1月，我们来问问ChatGPT。
对于提示“告诉我如何为半导体设计开发优化的片上网络”，ChatGPT返回如下:
这让我印象深刻。有人可能会说它存在并行性问题——模拟和验证贯穿前四个步骤。关注点从架构层早期的性能方面，到寄存器传输层(RTL)更精细的功能验证，再到布局层的计时。不过，ChatGPT在基本方面做得相当不错。太酷了!
在考虑半导体元件及其布局时，决定芯片布局大小的主要因素通常与制造工艺、成本、功耗、散热和芯片成品率有关。NoC可以占据芯片布局的很大一部分，特别是对于功能块较多或通信带宽要求较高的芯片。然而，设计人员可以通过使用智能路由算法、优化可用资源和减少互连所需的总体面积等技术来减小其规模。在WikiChip上有许多公共芯片的示例，其中一些标识了NoC所占的部分．像cpu、gpu、npu和安全和安全子系统这样的块决定了设计的很大一部分。查看示例参考，如特斯拉FSD芯片很明显，即使在早期，负责平面图的设计团队和建筑师也需要仔细考虑在哪里放置端口以优化互连。
考虑下图所示的例子。
插图显示了上面步骤1中的需求作为左边的输入(根据规范)，布局特征作为右边的输入(根据实现需求)。上面的步骤2和步骤3的结果在左图中勾勒出来，显示了NoC覆盖在平面图上的功能拓扑结构的组合，这是设计团队作为初始尝试提出的。请注意，NoC拓扑首先需要根据设计人员对需要多少交换机、路由器等的初始假设进行模拟，这些假设是基于纯功能特征(如要连接的启动器和目标器的数量)。在流程的后期，基于位置的时机发挥了重要作用，可能会导致对NoC拓扑结构的重新考虑，需要一个新的画板和重复的架构模拟。
你懂的。这个循环可以发生多次，运行时间和物理实现工具的可用性以及可用性决定了每个循环的时间和计算工作量。一个人越能更好地预测物理实现效果，就能越快地为最终布局准备结果。自动化在这里是至关重要的，需要考虑来自规范的自顶向下的需求和由NoC连接的块的形状和大小决定的自底向上的需求。然后将其乘以现代复杂芯片可能需要的noc数量——我们已经在复杂芯片上看到了数十个noc——使用自动化的潜在节省就变得非常明显了。
随着我们进入2023年，鉴于我们已经看到客户需求在2022年已经大幅增长，对NoC设计的物理认识将变得更加重要。考虑到即使是功能性NoC拓扑的开发，尽管在过去十年中自动化取得了重大进展，但通常仍然是一个非常迭代的过程，进一步的自动化，即物理感知的NoC拓扑综合，也即将到来。想想布局工具为NoC自动化工具提供.lef/.def，并将优化的NoC布局建议转发给它们。可以想象，AI/ML技术现在已经允许设计团队优化CPU和GPU集群等大型构建块的物理实现，有朝一日将扩展到物理感知的noc和计算块的协同优化。
在那之前，因为我们可以，让我们再问ChatGPT一次关于NoC设计的问题，但这次是苏斯博士风格(我也尝试了莎士比亚风格，但这更有趣)。
给你:
设计一个非常火的NoC
你必须首先考虑你所拥有的
处理元素，带宽，延迟
功率限制，性能目标，所有这些，哦，该怎么做!
选择一个NoC架构，这是第一步
基于总线，网格，或者树木代表
路由算法，要选的太多了
确定性，自适应，拥塞意识，快，快，快!
互联结构，别做懒汉
联系和渠道，两者都必须有
最小化延迟、功耗和满足合适的带宽
否则你的NoC将被完全禁止。
优化技术不容忽视
缓冲大小，虚拟通道，电源管理，天哪!
验证设计，进行测试
仿真，仿真，硬件，尽你所能!
设计一个NoC不是轻而易举的事
但是通过仔细的计划，你会轻松获得成功
噢我的天!为一个伟大的2023年干杯!
|
|
|
|
|
|
|
|
|
留下回复