高效的神经网络训练;钼ditelluride RRAM;STT-MRAM快。
高效的神经网络训练
加州大学圣地亚哥分校的研究人员和Adesto技术联手改善神经网络的训练效率新硬件和算法,允许在内存中执行计算。
团队使用了一个节能飙升神经网络硬件实现无监督学习。强化神经网络更紧密地反映生物过程。而不是不断更新每个重量,重量与高度活跃,或飙升,神经元更新,减少了所需的计算量。
硬件组件是一个512年千比特subquantum导电桥接RAM (CBRAM)数组,根据Adesto的技术。非易失性内存消耗的能量比今天少10——100倍的内存技术。而通常用作数字存储设备,这是程序有多个模拟国家模仿人脑生物神经突触。
“传统处理器芯片上的记忆是非常有限的,所以他们没有足够的能力来执行计算和存储在同一芯片上。但在这种方法中,我们有一个大容量内存数组可以计算与神经网络训练的记忆没有数据传输到外部处理器。这将使大量的性能收益和减少能源消耗在训练期间,“说Duygu Kuzum,电气和计算机工程教授在加州大学圣地亚哥分校。
此外,研究小组开发了一种“soft-pruning”算法,发现重量训练期间已经成熟,然后将它们设置为一个常数非零值。阻止他们获得更新的其余部分最小化计算能力的训练。
不同于传统的修剪,完全消除了冗余的或不重要的权重,这个soft-pruning方法保留了他们在低能量,这有助于提高网络的准确性。
要测试网络和硬件,这是训练手写的数字从MNIST数据库进行分类。数字网络分类的准确率为93%,即使75%的权重是软删除。相比之下,网络执行不到90%的准确率只有40%的权重修剪时使用传统的修剪方法。
该小组还预计功耗明显降低。
“如果我们基准其他类似内存技术的新硬件,我们估计我们的设备可以减少能源消耗10到100倍,然后削减我们的算法共同设计,通过另一个10。总的来说,我们可以期待获得一百至一千倍的能源消耗我们的方法后,“Kuzum说。
接下来,该小组计划工作与记忆公司开发一个完整的系统,可以训练神经网络在内存中执行更复杂的任务非常低的功率和时间预算。
钼ditelluride RRAM
普渡大学的研究人员,国家标准与技术研究院(NIST),和泰斯研究公司建造了一个电阻RAM单元的二维材料钼ditelluride,他们认为拥有属性,可以使它理想的候选人下一代记忆。
RRAM,驱动电流通常是通过一个内存单元由堆放材料,创建一个电阻的变化,记录数据在内存中0和1。然而,当前使用的材料也证明是不可靠的存储和检索数据超过万亿的周期。研究小组认为,钼ditelluride可以改变这种状况。
“我们还没有使用这种新材料探索系统疲劳,但是我们希望它是更快和更可靠的比其他方法由于独特的切换机制我们观察到,“Joerg阿彭策尔说,普渡大学电气和计算机工程教授,科学Birck纳电子学的纳米技术中心主任。
钼ditelluride允许系统开关速度在0和1之间,可能增加存储和检索信息的速度。这是因为当电场应用于细胞,流离失所的原子是一个很小的距离,导致高阻状态,指出为0,或低电阻状态,1所提到的,这可能发生速度远远超过传统RRAM切换设备,根据研究人员。”,因为更少的电力需要这些电阻状态变化,电池可能会持续更长时间,”阿彭策尔说。
接下来,研究人员想要构建一个堆叠存储单元,还包括互联和逻辑。“逻辑和互联流失电池,所以一个完全二维体系结构的优点是更多的功能在一个小空间和内存之间更好的沟通和逻辑,“阿彭策尔说。的团队已经申请了两项专利技术。
快STT-MRAM
东北大学的研究人员开发了128年mb-density STT-MRAM写入速度的14个纳秒用于嵌入式内存的应用程序,目前最快的写入速度为STT-MRAM密度超过100 mb。
当前容量STT-MRAM 8 mb-40mb之间不等,根据研究人员。增加内存密度,商业化的必要条件,他们转向发展中STT-MRAMs微型磁隧道结(mtj)与CMOS集成。这种方法的好处是降低功耗。
mtj小型化是通过一系列的过程发展。减少所需的内存大小高密度STT-MRAM, mtj直接通过洞形成。减少存储单元大小,设计团队128年mb-density STT-MRAM和捏造一个芯片。
伪造芯片,研究人员测量子数组写入速度,显示14 ns高速运行在低电源电压1.2 V。
团队希望这项研究将为大容量STT-MRAM的大规模生产。
|
|
|
|
|
|
|
|
|
|
留下一个回复