减少芯片老化的影响

衰老死亡半导体,它是一个日益严重的问题,越来越多的半导体applications-especially迁移到更高级的节点。额外的分析和预防方法成为安全关键应用程序所必需的。

虽然有些方面老化可以减轻,人与设备的操作。一个工程团队能做些什么来了解他们的设计可能老化问题和如何减少它们的影响?有些答案是违反直觉的。

它有助于理解这个问题。“在7海里,你工作在0.5 v,”州若昂Geada的解释,首席技术专家有限元分析软件。“你不思考,是一个很大的电压。感觉好像这不能伤害一只苍蝇。但介质厚约1海里,你申请0.5 v在1纳米。0.5 mv / m,它足以在大功率线弧,这意味着你施加巨大的压力。”

风险区域
理解衰老机制可以专注你的令人担忧的地方。例如,负偏压温度不稳定性(NBTI)是一个问题,当你有一个电荷,没有移动。“转换不是问题,”解释了Geada的解释。“如果你消除压力,随着时间的推移,电路恢复介质泄漏的指控。然而,如果你离开外加应力的时间足够长,成为永久的损害。在传统的设计中,我们称之为时钟门控。时钟门控是一个很棒的节电技术,但它有一个可靠的副作用。”

时钟的设计的一部分时醒来后关闭一段时间,所有的强调,从长期的non-activity嵌入式应用电压的瞬间释放。经过几个周期的电压通过开关上下移动,压力是松了一口气。

设计师可以集中他们的努力。“设计师知道,根据设备的开关特性,盖茨将受到影响,”Anand Thiruvengadam说,高级职员产品营销经理Synopsys对此。”同样,晶体管的大小或尺寸,和当前的设备,他们有更脆弱的自热的角度。”

而这样的经验法则可能是足够的过去,这种方法不再是足够好的。“随着高安全性的应用程序(如汽车和空间时,可靠性要求更严格,“Thiruvengadam补充道。“设计师有责任确保他们的设计是可靠的跨广泛的操作条件和在较长一段时间。他们没有奢侈的明智地看着某些设备。他们的策略不明智的。他们必须有一个广泛的方法,它需要在整个设计”。

基本分析
你不能解决问题,直到你理解它。可以分析“Front-end-of-line (FEOL)退化老化模拟,“安德烈·兰格说,小组经理质量和可靠性弗劳恩霍夫IIS /东亚峰会。”Back-end-of-line(BEOL)降解可以使用哈马德•本•哈利法•阿勒萨尼分析(电迁移和IR降)工具。然而,额外的方法必须建立。”

帐龄分析的第一阶段基本上是安全操作检查。”这个概念可以追溯到检查芯片不爆炸,“艺术Schaldenbrand说,高级产品经理节奏。“你认为安全操作区域检查确保设备不会进入故障区域。这项技术已经扩展,人们使用它进行可靠性分析。他们将检查设备不超过一定的应力水平,应该有利于操作一生。”

压力是这个方程的关键部分。“你不能实际测量设备的老化在五年内把它在正常电压条件下,观察会发生什么,”艾哈迈德说斋月,AMS group的高级产品工程经理导师,西门子业务。“所以你把设备增加压力条件下通过应用高电压设备,看看会发生的降解量浮想联翩说一个更高的电压为一个短的时间内可以外推到额定电压申请更长一段时间。”

这意味着你需要为这些生理效应应力模型。问题是没有标准模型可以描述任何这些机制。

“晶圆厂校准他们的研究结果与测量数据,然后他们试着使模型符合数据并提供这些模型作为一个EDA的解决方案的一部分,“斋月说。”,但并不是所有设计房子的豪华模型从铸造或开发自己的模型和做自己的特征。所以他们中的一些人将不得不保险设计,这意味着他们将在保护频带。”

但在先进的节点,guard-banding对权力和性能有不利影响。“当人们真正关心一块和想做更详细的分析,他们将做帐龄分析设计应用电应力和看看设备特性会改变压力被应用后,“Schaldenbrand补充道。“我们正致力于使压力模拟更准确。”

这是一个简单的任务。“老龄化是依赖政府,”Geada的解释说。“退化,每个晶体管的数量将取决于应力模式,观察对其一生。所以真正的问题是你如何模拟最坏的压力模式吗?”

另一个问题是当执行这个分析。“老龄化分析最终完成设计,并与任何其他工具当你发现一个问题在签署阶段,这意味着问题在设计周期有很大影响,“Schaldenbrand说。“人们想要工具,使他们看这些问题早在设计。基于老化的场景,你产生坏的角落衰老和包括在设计周期。应该对应于最坏的电应力。从压力我们可以计算设备的变化特征的一生。”

发展分析
能够执行的分析可能需要一些时间。“静态时机和蒙特卡罗模拟和电迁移分析,提供详细信息的电路可能会失败的条件给定的供应和温度条件下,”斯蒂芬•Crosher说首席执行官Moortec。“但最糟糕的设计是有问题的。物理电路而言,它是统计上罕见的设备将离开工厂,在最坏的情况。”

不过,有两个瓶颈,必须克服。“基本晶体管退化模型或电迁移模型不再是足够的,需要加强,”弗劳恩霍夫的兰格说。“第二,相互依赖的多个物理效应,如热的组合,机电效应,获得的重要性和必须考虑在不久的将来,为了满足IC-based产品的质量和可靠性目标。”

例如,大多数的电路芯片将操作,甚至比标称参数。“然而,由电路可实现的性能将是有限的,更接近于最坏的条件下,“Crosher补充道。“的总体可靠性设备可能会影响到电路运行接近最好的角落,导致问题设置和保存时间。设计师可以解释这些问题通过设计附加检查电路,但这创建一个开销,蚕食可用死区和能源效率的设计。”

它很快就会变得复杂。”模拟电路,我们增加电路老化的能力,“Schaldenbrand说。”作为他们的特征变化,加速设备的老化,所以我们增加了能力增加逐步老化设备。将来我们在考虑增加设备温度与衰老和交互过程变化如何影响设计。”

问题的规模也会增长。“铸造厂正在观察衰老和aging-plus-heating因为他们往往相互影响,”解释了斋月。“局部加热装置和老化影响对方。老化会导致阈值电压下降,降低了电流。这两个现象相互作用,今天大多数模型都需要考虑。我们谈论的是自动加热,但热不仅仅是一个地方的事情。附近的设备会导致温度升高在设备上,所以你需要热的地图整个设计理解邻居如何影响当地的设备。”

这意味着一个平面分析,往往需要大量的计算资源。“有两种方法可以做后端分析,“Schaldenbrand说。“你可以做平或模拟世界的抽象视图。适用于块,但仅此而已。下一步是使用一个迭代方法,解决了非线性电路的一部分,晶体管、理解电流通过电线要看起来像,然后分析了电线。提供更多的能力,因为你有困难的部分分离,即非线性部分,从高容量仿真的一部分。允许你做完整的芯片仿真。问题是,一旦你分为两部分,有些事情你必须做改善准确性。”

别人看着分级方法。“我见过设计团队开始通过运行老化或EM叶细胞层面分析,然后建立起来,“Thiruvengadam说。“如果他们有一个完全干净的叶细胞老化,满足要求,然后他们将层次分析。我们可以帮助他们早些时候看看这个生命周期。在设计分析给你抗拒的净,电容作为你在画布上绘制多边形。得到即时信息等事情。衰老往往是更多的netlist-based方法。一旦你有了一个部分的设计,您可以运行老化分析和了解其影响。”

老化减缓
衰老非常类似的标准技术与可靠性有关。他们分为三个阵营:检测事情失败了,或者至少已经退化超出所需的业务范围;事情失败后能够继续操作;和减少的速率降低。

鉴于衰老过程是复杂的,往往很难完全预测,今天许多芯片设计往往过度设计,以确保足够的利润以满足可靠寿命的要求操作。

“如果衰老过程可以更加确定或更好的是,如果你可以在real-time-then监控老化过程可以减少过多的和潜在的开发芯片的反应和调整老化效果,甚至预测芯片故障可能发生时,“说,Moortec Crosher。“我们期望看到的出现aging-specific电路控制和管理优化设备寿命,能够考虑到地区供应和温度在整个SoC设计。”

来自UltraSoC这样一个解决方案。“多处理器设计关注的一个问题是一个核心被大量使用,过早损坏,”鲁珀特•贝恩斯说,首席执行官UltraSoC。“我们的项目看着累积/集成温度在使用Moortec核心温度传感器。我们添加了一些智慧,监控使用情况和影响决策的负载均衡器。这避免了过早磨损,寿命延长电迁移的随着时间的推移,还使预防性维护,发现核心,始终太热得太快。”

其他设备可以被复制以减轻老化的影响。”而不是放下一个锁相环,可以放下四,“莫费萨尔说,首席执行官Movellus。“如何利用这些是一种体系结构和设计的决定。例如,前两年的生活你可以打开锁相环1,然后在接下来的两个PLL2,等等。所以你可以控制老化。此外,我们有信息设备的速度,就像一个处理器,过程监控,检测如果事情慢下来。我们可以提供健康监测和提供一个状态指示,可能促使切换到另一个电路。这是最小的开销。它可能只是一个几百盖茨提供健康监控。”

但不必要的重复可以竞争成本。“当你竞争,如果上市时间是一个关键,或者如果你想失去你的一些设计利润,因为你不能够预测你的设计将如何执行关于老化或它将如何影响老化,这是一个竞争的挑战,”警告斋月。

你知道的越多,越可以是你的选择。一种方法是看时钟门控并有一个周期切换clock-gated地区,“Geada的解释说。”而不是保持静态,直到下一次的活动,叫醒他们每隔一段时间,翻转状态,然后继续睡觉。这将确保压力不是积累在一个方向上的所有时间。你需要减轻压力导致的问题,这往往是简单的如果你知道。你不需要到处去做因为这将花费你的权力,但如果你知道你可以针对这些设计是脆弱。”

也有一些权衡。“你可以分散负荷,使晶体管更大、更有弹性,“Geada的解释补充道。“高Vt晶体管往往比低Vt晶体管更脆弱。他们还低的能力,所以你必须做出权衡。你不能做它无处不在。”

在设计使用大量的IP或multi-chip设计,系统集成商需要留意的更高层次的影响。“重要的是能够替代兼容的部分应该证明有缺陷的部分或创建新的更新所需的设备时,“Ranjit说Adhikary,负责营销的副总裁ClioSoft。“管理各种IPs,相关的铸造厂,流程节点,许可协议,客户和合作伙伴成为一个有趣的难题。快速响应,设计工程师需要能够跟踪设计数据与知识产权相关的文档,验证套件和相关的知识库能够识别出任何问题并创建解决方案或更新的IP / SoC。因此,它变得重要知识产权企业内部可追溯性,并能够跟踪不同版本的IP / SoC-no存储在公司。”

可靠性是每个人的事
过去,可靠性是一个小组的领域专家在一个公司。情况已不再是这样。对安全性要求苛刻的设计,无论是ADAS或IIoT,要求可靠性。“可靠性的责任是设计团队,这是造成老化的新兴趣,“Geada的解释说。“这也产生怀疑以前的方法。以前soc中使用的方法是将保护带比例添加到每一个细胞来处理时机。它假定每一个细胞都在放缓。但是人们已经意识到传统的处理方式时间的老化是行不通的。新的解决方案是必需的。”

业界正致力于解决方案,但同时它试图完全理解正在发生的事情,这样可以建立更好的模型。“没有标准模型没有标准接口,直到最近,“说斋月。“紧凑的模型委员会(CMC)最近生产的一个开放的衰老模型接口,支持这个接口,一个铸造可以整合自己的衰老退化方程模型,专门为他们的技术节点和技术。”

直到完整解决方案,新旧方法的应用。

有关的故事
芯片老化成为设计问题
评估设备的可靠性需要添加更多的物理因素的分析,其中许多是在复杂的方式相互联系。
芯片老化加速
advanced-node芯片被添加进汽车,使用模型的内部数据中心的转变,新的问题表面可靠性。
晶体管老化加剧10/7nm下面
在集成电路扩展设备退化成为限制因素,先进的soc的重大挑战。
将自动加热停止FinFETs
中央鳍可以比其他鳍50%热,导致不一致的阈值行为和可靠性问题。