中文 英语

在10/7nm及以下,晶体管老化加剧

器件退化成为IC扩展的限制因素,也是先进soc的重大挑战。

受欢迎程度

对于10nm及以下工艺的设计团队来说,晶体管老化和可靠性变得越来越麻烦。

像“婴儿死亡率”和“浴缸曲线”这样的概念在半导体设计中并不新鲜,但随着方法和EDA工具的改进,它们基本上已经淡出了人们的视野。为了克服婴儿死亡率,会进行一个老化过程,尤其是记忆。至于可靠性,它基本上遵循浴缸的曲线,有一个广泛的、安全的操作时间。随着设备的老化,另一边的故障率再次上升。


图1:浴缸曲线。来源:维基百科/怀亚茨的衍生作品

“烧蚀技术——加热和循环半导体——加速或加速了这些故障,”AMS产品营销总监米克·泰格霍夫(Mick Tegethoff)说Mentor是西门子旗下的企业.“最初,这是关键。后来技术变得越来越好。流程越来越好,问题也越来越小。”

虽然晶体管老化和可靠性分析一直应用于安全、汽车和航空航天领域,但直到最近才应用于消费类设备。但在10nm及以下,无论应用领域如何,它都已成为一个普遍问题。

具体来说,半导体器件老化的原因有三种:

负偏温不稳定性(NBTI).这是由于恒定的电场使介电降低,这反过来又导致晶体管的阈值电压降低。这导致了较低的切换速度。这种影响取决于电路的活动水平,对设计中不经常切换的部分影响更大,如门控时钟、控制逻辑、复位、编程和测试电路。
热载体注入(HCI).这是由快速移动的电子插入栅极而降低性能造成的。它主要发生在高压模式和快速开关信号上。
随时间变化的二氧化分解(TDDB).当高电场最终导致栅极的完全击穿,导致晶体管的灾难性故障时,就会发生这种情况。

“在现代几何结构中,所有这些影响的主要根源是介电介质上高电场的应力效应,”João Geada说,该公司的首席技术专家有限元分析软件.“随着几何形状变得越来越小,但电压却没有以相同的速度缩放,栅极之间的电场增加了,导致更糟糕的老化行为。”

最重要的是,先进半导体的新应用工业物联网汽车领域对零部件的耐用性有正式的要求,因此对老化行为以及预测和/或控制老化的能力给予了关键的关注。他说:“一次性设备使用几年后停止工作是一回事。”“如果对生命至关重要的ADAS系统完全失效,或者在预期寿命内未能满足其最低运行要求,则是完全不同的问题。”

与所有技术变革一样,这是一条学习曲线。甚至建立了finFET节点正在重新审视可靠性。

“我们已经看到很多人对可靠性重新产生了兴趣,甚至从16nm节点开始,因为你已经从每个人都设计了很多年的平面器件-他们有经验-到三维器件,”Art Schaldenbrand,自定义IC和PCB组的高级产品营销经理说节奏.“改变有点可怕。随着一切事物的缩小,也会产生影响。我们必须遵守物理定律,有时这很困难,因为我们不理解这些规则是什么。”

设备压力与过去不同,它们正在以新的方式使用。他说:“如果你在一个应用程序中,比如工业物联网的芯片,你可能会安静地坐10年,只工作了很少的占空比,但在这10年里,即使大部分时间都处于静止状态,它也会老化。”“所以这不仅仅是技术的问题。还有一些更具挑战性的应用。”

先天vs后天
那么我们能做些什么呢?答案可能与单个用例一样独特。

Geada指出:“工程学的格言之一是,你只能修复你能测量到的东西。“这就是衰老暴露出的一个问题。它对上下文非常敏感。相同的门在两种不同的设计环境中会看到完全不同的年龄应力模式,因此会有不同的年龄。即使在单个门内也是如此。每个晶体管,取决于栅极的设计背景,将看到一组不同的应力模式,因此每个晶体管都会经历个性化的老化。它的性能下降将不同于相同电池的其他地方的相同晶体管,或相同设计的相同电池的不同实例中的相同晶体管。”

通常处理这个问题的方法是保护带.但在高级节点上,额外的电路会影响功率和性能。

他继续说:“传统上,设计流程中的老化问题是通过边缘化来解决的——将电池中的所有晶体管降级到一定程度,计算老化电池与原始电池的不同性能,并使用该比率(旧/新)来降低设计中所有该类型的电池。”“虽然易于理解和部署,但这种方法有明显的基本局限性。它完全没有解决老化完全是特定于实例的问题,并且由于本地应力模式(如切换速率和静态概率),在设计的不同部分可能具有完全不同的行为。”

电路仿真
其中大部分都可以内置香料,这仍然是用来电模拟电路的主要工具。

Tegethoff说:“他们所做的是对参数退化建模的繁重数学工作。”“每个晶体管都是一个数学方程模型,而这些晶体管模型——是否BSIM或bsim4中有很多参数,这些参数决定了通道的电导率或漏极的电阻等等。开发流程的PDK的一部分是提出模型的参数,它随长度和宽度而伸缩。假设您为PDK创建了模型。接下来的可靠性和模拟问题是,这些晶体管10年后的表现如何。”

通常,工程团队将执行双路径模拟。首先,运行“今天”模拟来动态模拟电路,看看有什么电流流过晶体管,看到了什么电压。收集这些数据,并通过老化方程来确定参数的退化,基于数据和浴缸曲线。例如,这使得工程团队可以预测参数在10年内将如何降低,以及降低多少。

“所以如果电阻是X,现在它已经上升到1.2倍,”他解释道。“如果电容是‘这个’,现在是‘这个’。有趣的是,现在你进入SPICE模拟器,对于每个晶体管,根据它所处的位置和它所看到的电应力,它会得到新的更新参数。换句话说,在模拟开始时,你得到了相同的模型。只要宽度和长度相同,每个人都得到相同的模型。在你“降级”它们之后,每一个都将有自己的模型。然后以相同的增益或其他参数再次进行模拟,你可以从理论上看到它在运行10年后的变化。”

退化机制还会导致器件的电学行为发生变化,从而导致电路寿命缩短,随着时间的推移电路性能下降,Deepa Kannan说Synopsys对此.“器件退化已成为IC扩展的限制因素,也是设计用于汽车电子等可靠性关键应用的先进soc的重大挑战。”

因此,在电路设计过程中需要考虑器件退化导致的电路性能故障,以实现可靠的产品。“可靠性设计是现代电子产品中IC设计的关键要求之一,”她指出。“需要长期而昂贵的测试来评估电路性能的退化和及时的故障(老化),从而增加了总体制造成本。或者,设计人员使用保守规则过度设计关键电路,增加芯片成本。因此,一种具有成本效益的方法来估计电路的寿命是至关重要的。”

处理数据
与半导体供应链的许多方面一样,为特定目的使用生成的数据并对其进行分析也适用于这里,以提高可靠性和晶体管老化。

特别是在老化数据领域,大卫帕克,全球营销副总裁最优+他说,如果测量的数据与导致设备在老化室中失效的原因相关(老化室是老化建模在过程中更早完成的物理表现),就可以用于创建质量指数。质量指数可以由任意数量的测试组成,这些测试可以按照他们想要的方式进行加权。

有一次,他指出,一家半导体公司指出了四个具体的因素,它们认为这些因素非常能说明导致设备老化失败的原因,老化是测试过程中一个昂贵的步骤。其中包括设备在通过之前必须经过的重新测试的次数,相对于晶圆边缘的位置,以及为这些类型的设备发现了多少参数和双变量参数离群值,例如测试失败的次数。创建了一个质量指数,即每个组件按因素划分的等级,乘以其权重百分比。然后,将所有因素的总和除以为该设备提供的总权重,从而得出质量指标号。这取决于设计目标,可以更自由或更保守。

他说:“如果你想要非常非常自信,你可以把它设置成没有任何东西可以绕过老化,这绝对不会失败。”“在这种情况下,客户指出50%的设备老化时间,因为从统计上看,这些设备永远不会老化失败。如果他们想要真正积极地减少老化,这取决于他们的质量限制,他们可以将质量指数限制设置为接受10 DPPM(百万分之残次品)。因此,仍有可能有10个设备跳过了老化,很可能会失败。但现在,老化减少量增加了70%。”

当然,将这些知识转化回设计工程师的能力是一个显著的好处。Park补充说:“如果你能回到最初的设计工程师那里,发现烧制失败最多的设备位于晶圆边缘附近,因此作为RTL到GDS2制造工艺的一部分,你可以建议他们在晶圆边缘增加更多的松弛或公差。”“这需要纳入老化标准的一部分,因为他们太激进了,为了完成设计,牺牲了产量,反过来也牺牲了质量。”

未来老龄化的挑战
随着半导体制造节点的进一步发展,与可靠性和晶体管老化相关的问题只会加剧。为此,Cadence的Schaldenbrand指出,人们总是担心设备长时间处于睡眠模式,以及是型号导致了这种情况,还是设备的实际使用方式导致了这种情况。

他说:“另一个出现的问题与模特通常的合身方式有关。”“你将把设备置于更高的温度下,在更高的电压下运行,从而实现所谓的加速老化。问题始终是,你从加速老化中得到的数据真的能在正常操作时给你预测数据吗?这是任何建模方法的重要考虑因素之一。这是一种信念的飞跃,为了建立一个设备的模型,你必须在有限的时间内强调它,因为你不能等10年来开发一个模型。但当你这样做的时候,你相信这种推断吗?”

在一天结束的时候,为了预测可靠性和晶体管老化,过去的工程团队可能没有使用所有可用的分析选项。在10nm及以下的工艺中,设计团队面临着复杂和物理问题,设计团队将不得不使用一切可能的方法来确保器件工作正常,产量高。

有关的故事
10nm及以下的功率挑战
在每一个新节点上,动态功率密度和不断上升的泄漏功率成为更大的问题。
质量问题扩大
日益增长的复杂性、不同的市场需求和上市时间压力正迫使公司重新思考如何处理缺陷。
提高晶体管可靠性
目前已经取得了一些进展,但没有简单的答案。
芯片越来越可靠了吗?
也许吧,但对于新设计和新技术来说,指标是模糊的,而且未知因素比以往任何时候都多。



留下回复


(注:此名称将公开显示)

Baidu