低功耗模拟

模拟电路通常是大型SoC的一小部分,但它不规模下的数字电路一样摩尔定律。电力消耗模拟正变得越来越关注,尤其是对电池驱动的设备。同时,小自动化模拟设计师可以帮助减少消费。

“新消费设备,如智能手机和衣物,连同物联网节点是导致越来越多的传感器Bjorn Zeugmann说:“被内置到这些设备,集成传感器电路研究小组的成员弗劳恩霍夫IIS的自适应系统的工程部门。“这些设备还需要非常低的功率,因此越来越多的重要性在模拟电路中功率优化。”

这些都是巨大的市场。乔·霍夫曼智能边缘和传感器技术主管SAR洞察力和咨询,提供了一些货物编号为电池供电的设备在2020年到2025年的时间跨度。“智能手机,110亿;这套,25亿;和便携式扬声器和遥控设备,22亿。”

优化模拟电力是一个棘手的问题。“模拟电路设计是一个非常复杂和多维问题,”莫费萨尔说,总裁兼首席执行官Movellus。“如果你想优化一个运放,你必须优化并行20个变量。这就是人类的直觉非常重要,这就是模拟是艺术家和设计师建立了多年的经验。”

模拟设计师关心的两种力量。“他们看峰值功率,平均功率,“费萨尔说。“原因是,峰值电流是什么定义了如何设计你的包和电网。平均功率基本上定义了你的功耗和影响电池芯片大小或其他的东西。”

在某些情况下,总能量是度量。“有一个标准的品质因数为模拟到数字转换器(adc),“艺术Schaldenbrand说,高级产品经理节奏。“他们担心数量是焦耳或每个转换的能量的数量,多少成本。ADC设计师和模拟设计师理解能量。”

这些设备通常有小电池或需要跑一次充电很长一段时间。

“作为一个设计师,数字或模拟,你试着速度和性能之间的平衡,”法拉兹-法曾Rasteh说,高级经理在模拟和混合信号验证Synopsys对此。“你想要更高的吞吐量,更快的芯片和更低的权力。也有考虑可靠性。电流密度越高,越高机会芯片受损,因为随着时间的推移电迁移(EM)。这是一个激励降低权力。”

大型SoC往往建在新流程节点不赞成模拟电路。“模拟和数字之间的权衡能力成为一个关键的系统考虑,”埃里克·唐尼说,高级模拟集成电路设计工程师Adesto技术。“这一比例取决于流程节点。数字功率尺度与流程节点,但模拟权力不规模相同的程度。”

可以以不同的方式看问题。“有不同的方法用于减少模拟电路的消费,“说阿明Tajalli,并行转换器模拟架构师Kandou。“他们包括采用先进的电路拓扑和块级优化,适当选择系统架构,和适当的选择信号方案,允许减少电路复杂性,如均衡”。

但没有接受方法设计低功耗模拟电路的存在。“你有可能构建电路来满足您的需求或使其他改编,“节奏的Schaldenbrand说。“他们得到这些冲突规范希望更高的性能和更低的权力,他们必须想出一个建筑设计。这非常重要,因为这就是他们做决定他们将如何实现这一目标的性能。”

自顶向下或自底向上的吗?
正如许多设计问题有多种方法来解决它。一种方法是自下而上的。“自底向上的过程中,他们选择一个技术和看看技术支持低功耗、低电压,或多个电压,“说Synopsys对此Rasteh。“当你设计,你试图保持尽可能小的晶体管,而不违反你的时机和性能要求。你的手的人自定义布局。他们使用提取工具来提取寄生并把它带回你的设计。这个人还必须确保电网和电力网宽足以防止经济过热,防止电磁问题,降低IR降和功耗。”

许多整体分析。“开始的一件事是看着整个画面变得更好,什么“Schaldenbrand说。“尤其是当你移动工艺流程节点,在数字变得更好。问题就来了,我怎么能利用这一点让我模拟性能改善?如果你正在设计一个ADC,你可能想看看逐次逼近ADC使用很多的70年代和80年代,利用数字逻辑取代流水线ADC越快。”

很多设计师喜欢自顶向下的方法。“系统架构的选择可能会产生最大的影响电力消耗弗劳恩霍夫说:“Zeugmann。”传感器,这意味着只有传感器和数据转换器在必要时启动。这意味着在系统适应性强,以便在运行时他们可以优化测量速度,速度和质量。这意味着他们只测量需要在不同的情况下,避免了采样过密。”

很多时候,你必须看看所有这些权衡。”与建筑设计师必须做出明智的选择,和电路拓扑结构来减少当前消费,“说Nebabie Kebebew, AMS验证高级产品经理导师,西门子业务。“这通常是通过降低电源电压,通过减少电路复杂性,或者减少时钟频率。所有这些贡献力量,然后他们必须考虑切换率和开关电容的节点。作为一个设计师,他们将观察各领域的能耗降到最低。”

技术的限制
减少权力的一个方法是降低电压。模拟设计师”这是一个巨大的问题,因为传统的方法获得累计多个晶体管、“Schaldenbrand说。“但是如果你在0.8伏特,堆栈不能超过两个晶体管。所以现在你必须想出一个办法高增益没有堆栈设备的能力,或者你必须想出一个新的架构。”

新技术引入额外的问题。“你去更高级的节点,它变得越困难,因为首先你的设备尺寸离散,“说Movellus费萨尔。“这是一个挑战,当你不再有你的设备尺寸的灵活性。二、三级效应发挥作用。短沟道效应发挥作用。额外的加热和老化发挥作用。所有这些事情真的加剧模拟电路设计的问题陈述。”

但也许最大的问题是可变性。“我得到一个圆片,我有很多的变化,“Rasteh说。“将这些过程变化拆除所有的假设当我设计的芯片吗?将时间和和权力被扔出窗外?节点越小,越广泛变异。”

这可能会引起灾难性后果。“当你把过程变化与低功率,晶体管,在名义上不再是工作表现很好,”导师的Kebebew说。“这是进入饱和区域会发生什么。它可以产生时间的变化关键电路路径,或者您可以使用更小的读/写噪音利润率的静态存储器记忆细胞。为了解决这个问题,一些设计师建立利润,这样他们就可以应付变化过程引入的性能损失,但这需要更大的面积和功耗高。”

费萨尔解释说这是有多糟。”年长的节点- 28以上过程的可变性缓慢角落快速使用小于2 x。现在,在先进的节点,我们看到超过3或4 x,这取决于操作区域。模拟设计必须保证在PVT性能和功能,所以你最终支付,通过权力和地区。”

这种力量可以影响显著。“在设计过程中,确保电路执行所需的额外的电力在规范在一个极端的角落可以1.5 x所需的权力名义的角落,“Adesto的唐尼说。

虽然技术使一些事情变得更糟,它可以帮助在其他方面。“有些事情,实际上变得更好,”Schaldenbrand说。“事实证明,当你缩小,电容匹配很好。这是因为行业已从传统metal-oxide-metal成立电容器手指电容器。手指电容器提供很好的匹配,甚至很小的尺寸,不要降低大小。”

能够添加传感器也可以更好的控制电压。“模拟功率可以优化的一个重要领域是监控红外下降和控制PMIC供应电压,”理查德·McPartland说技术营销经理Moortec。”2.5 d和3 d包装现在主流,耗电大芯片住房多个模具,它是具有挑战性的设计良好的配电网络。嵌入电压监视器使一看到和精确测量电压供应在关键电路块。然后可以优化和降低电压警卫队乐队,节省电力,同时保证可靠运行的模拟和数字电路”。

图1:减少电压变化通过控制红外下降。来源:Moortec

另一个节能的趋势是将传统模拟电路是什么转换成数字。说:“考虑到电源Schaldenbrand。“你怎么建立一个监管机构,运行在0.8伏特?一种方法是数字化。今天有各种数字、低辍学监管机构。他们只是一个比较器,应用逻辑和功率晶体管,得到转换来生成这些电源。

锁相环,同样的事情发生。”数字架构你不必精确偏见饱和的晶体管芯片永恒直到生命结束,“费萨尔说。“噪音利润率很高,所以你可以挑战极限的性能,以及减少了其中的一些挑战和变化的一些偏置的挑战,甚至是匹配的挑战。”

一些设计师正在寻找其他节能技术。“亚阈值设计提供了显著降低功耗,但并不是没有挑战,”Adesto的唐尼说。“可能需要重新设计遗产电路,仿真模型可能不准确的亚阈值设计,和电路可以对泄漏敏感。”

虽然有些人数字化模拟,相反的也可以是有意义的。“超低功率利用亚阈值电路,模拟机器学习芯片可以保持一直在以非常低的功率,可以推断在传感器数据仍在其自然模拟形式,“特区洞察力的霍夫曼说。“这级联系统架构使用一点力量来确定数据相关性在使用数字化和进一步分析更多的权力。”

模拟优化
与数字设计不同的是,有一些工具来帮助模拟分析和优化。大多数人依靠广泛的香料模拟。”FinFET,它们不仅要处理过程变异,但还有很多寄生,”Kebebew说。“运行过程的数量,所需电压和温度的角落和参数变化将变得更加困难。我们讨论的是模拟在数百万。”

值得庆幸的是,EDA工具设法减少模拟所需的数量。”而不是运行10000个随机模拟和获得95%的信心,你是我的规范内98%的保证金,你可以做同样的事情,也许200运行时,而不是失去了很多信心,“Rasteh说。“你牺牲几个百分点的信心天的运行模拟节省时间。”

一旦最坏的角落,你可以寻找潜在的优化。“你需要了解每个晶体管是处理变化敏感,“Kebebew说。“你需要处理的敏感性模拟电路处理变化,因为这是影响你的电力消耗。全面优化包括运行设备大小。通过运行这些模拟,得到反馈您的设计是如何执行在您前面捕获最坏的PVT的角落。反馈,再加上设计师的洞察力,使他们做出权衡,以满足低功耗消费的目标。”

电源关闭
数字电路积极关闭电路不被使用。“电源管理技术,如在不需要时动态地省电模拟电路的能力,并迅速叫醒他们,对整体功率预算可以有巨大的影响,”丹尼说。”可编程性允许性能变化在不同模式可以帮助节省电力,尽管这增加了设计工作和测试复杂性。”

在某些情况下,一个电路使用而另一个是关闭的。“系统通常将设备进入睡眠模式,低功耗哨兵等待触发事件,”霍夫曼说。“醒来的声音和文字将成为更复杂的短语与上下文事件一起醒来。voice-first设备就是一个例子,它可以确定是否存在演讲之前浪费电源数字化声音和打开高功率wake-word引擎/数字神经网络关键字分析。”

变量的性能可能是一个可行的选择。“甚至当你睡觉时,你仍然需要心跳,“费萨尔说。“你需要时钟继续运行,这样你就可以在需要的时候醒来。但是你可能不需要多兆赫频率锁相环主要是建立在睡眠模式。在睡眠模式下一切都慢。你可以减少睡眠模式功率10 x,只需添加一个睡眠模式锁相环而不是使用任务模式锁相环在睡眠模式。”

校准
减少变异的另一种方法是使用校准。“数字校准可以消除变异的影响,允许设计师来减少电力消耗的模拟电路,”丹尼说。“校准技术,在前台进行优化模拟操作点启动或在工厂,没有成本运行功率。但他们确实有影响的设计和测试工作。背景校正,不断纠正的模拟输出,会导致一些额外的数字消费力量。我们去小过程节点,数字校准的力量可以远低于高性能模拟的权力和区域成本部分。也可以减少模拟电路设计工作。例如,如果数字校准让放松的关键电路参数匹配,设计迭代后的布局来解决这些匹配错误可以避免。”

结论
优化模拟和模拟电路设计更像是一门艺术。模拟设计师经常不得不寻找新的方法来做同样的任务和改进面对越来越多的挑战。然而,尽管一些亮点存在,他们这样做工具,几十年来基本上保持不变。