简单的单通道上部测试可以提供合理的监控过程的准确性,使嵌入式目标。
领先的消费电子产品需求驱动增强性能和小形式因素。这反过来驱动制造半导体器件制造的各个方面的要求。随着前端设备制造成本的持续快速升级与每个节点的新技术,半导体制造企业也集中在包装技术提供改进的性能和降低形式因素。一系列的创新技术正在开发以支持增加包装密度的需求。预计先进三维(3 d)的包装技术,如TSV(通过硅通过)制造业将在未来的半导体器件小型化起到至关重要的作用。高级系统包(SiP)功能现在被视为一个关键战略技术设备制造商和铸造公司。几个SiP技术要求TSV提供高密度垂直interchip连接多个设备堆栈。这些通过需要自由放置在设备创建一个要求严格的登记的设备校准前后颠倒的一边。本文调查了光刻技术的挑战与TSV制造各种设备结构。
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
|
留下一个回复