为什么互连对efpga很重要。
英特尔制造处理器芯片，Arm提供集成到芯片中的处理器核心。
Xilinx和英特尔(原Altera)制造FPGA，一系列新的创业公司提供嵌入式FPGA (eFPGA)集成到芯片:Achronix, Flex Logix, Menta和QuickLogic。
如上图所示，FPGA芯片是一个核心(“fabric”)，它被各种I/O包围，包括SERDES、DDR PHYs、USB、PCI-Express和GPIO等。
eFPGA只是核心，没有模拟I/O，可以使用高速CMOS输入和输出集成到芯片中。如下所示，eFPGA可以直接连接到任何类型的处理器总线，控制路径，数据路径和/或I/O块的数字输入，如SERDES, DDR phy等，以及直接连接到RAM。
与FPGA核心一样，eFPGA由一些构建块构成。总有被CMOS I/O块包围的可编程逻辑和可编程互连。
上面的非常小的eFPGA有大约100个LUT分组为4个LUT6(6输入LUT)，带有可选的携带链，然后每个LUT的输出上有两个可选的触发器。LUT的输入来自可编程互连网络，输出进入可编程互连网络。eFPGA有大约100个CMOS输入和100个CMOS输出，围绕着织物连接到芯片的其余部分。
到目前为止，每个供应商都在做类似的事情。lut是lut，输入/输出是CMOS，并且总是有一个互连网络。
不同的是LUT的大小:一些供应商使用4输入LUT，一些使用6输入LUT。大型FPGA芯片公司都已经转向6输入lut以获得更高的密度和更高的性能(尽管他们都在谈论LUT4等效的容量)。如下图所示，对于宽逻辑锥，使用LUT6总是会带来更高的速度。
几乎所有供应商的可编程互连网络都是网状网格，自20世纪80年代第一个Xilinx阵列以来一直用于fpga。
Flex Logix使用了一种新的互连网络，在2014年的ISSCC论文中(获得了杰出论文奖)，由Cheng等人描述:
这种互连的优点是，随着阵列尺寸的增长(N LUTs)，互连的尺寸增长远远小于传统的网状互连。Flex Logix估计其互连密度约为网格密度的2倍:这是非常重要的，因为在传统的FPGA结构中，80%的区域是互连，只有20%是可编程逻辑。
在一些应用中有密集的数学处理，如DSP: FFT, FIR, IIR等。对于这些应用，有mac(乘数-累加器，在某些情况下也带有预加器)可以取代一些可编程逻辑。这是一个简化的方框图:
mac既可以连接到互连网络，也可以连接到两侧相邻的mac来进行流水线。下面是一个非常小的eFPGA，有两个mac(这里称为dsp)，取代了一些LUT逻辑。
在FPGA芯片中，lut和mac的比例通常是固定的，但正如您在eFPGA中所看到的，可以根据应用程序的需要使用全lut或混合lut / mac。下面是一个3×3小型(EFLX-100，即100 LUT6) efpga阵列的示例，显示每个“瓦”或“核心”可以是全逻辑或DSP(即一些mac的逻辑)，以根据需要提供广泛的比率范围。
类似地，在FPGA芯片中也总是有一些块RAM (BRAM)，这是一个双端口RAM，可以配置为宽/浅或窄/深。
在eFPGA示例中，到目前为止还没有BRAM。同样，eFPGA允许更多的能力来定制硬件资源以匹配应用程序。
当然，可以将RAM附加到eFPGA的边缘:
但RAM也可以集成在eFPGA内的可编程逻辑块之间:
eFPGA的一些供应商可以根据指定集成任何类型的RAM:双端口、单端口、ECC、奇偶校验，甚至是TCAM这样的专用内存。
eFPGA的尺寸从数百个lut到数十万个lut。
独立的eFPGA可以通过使用顶级互连将网络扩展到更大的阵列，扩展到>50阵列大小，最大可达200K lut4。这种方法的优点是，更大的阵列由100%硅验证的GDS块组成，以最大限度地降低风险。
Flex Logix已经制作了上述16nm EFLX200K阵列(使用逻辑和DSP核心的混合)，并使用该芯片完全验证了电气规格:
一些供应商提供评估板，使客户能够在实际的硅上测试RTL，然后集成到他们的芯片中，例如这个评估板具有16纳米EFLX200K阵列，带有PC/USB接口，用于加载比特流和调试，以及用于GPIO接口的各种子卡选项。
下个月，我们将讨论eFPGA软件工具。
|
|
|
|
|
|
|
|
留下回复