嵌入式fpga可能灵活性著称,但具体的优化开辟新天地。
eFPGA采用正在加速。
eFPGA现在可以从多个供应商等多个铸造厂和节点180海里,40 nm, 28 nm, 22纳米,16 nm, 12和7 nm。有两位数的芯片证明硅用于多个应用程序由多个客户。和更多的工厂,设计和规划。
三个主要的应用:
在早期的eFPGA,客户尝试,最多愿意致力于一个芯片,想保持他们的低成本为了给eFPGA一试。
所以Flex Logix首次eFPGA发行是为了轻松地支持各种逻辑和DSP需求并能提供合适的大小eFPGA,客户需要在几天内。我们设计了一个4 k附近地区瓦(DSP版本取代1 k附近地区有40 DSP MACs);和设计瓷砖arrayable到大数组的7×7,8×8,等。由于广泛的过程选择芯片架构师现在,我们选择一种设计方法,使我们能够港口eFPGA任何流程节点6 - 8个月和少量的工程师,所以我们可以满足客户的时间表和预算。
这种方法工作,导致大量采用。
我们现在有一些客户打算做几十个芯片流程节点。和其他规划家庭的芯片非常高的体积。
采用增加意味着收入可以从设计/端口生成较大的工程投资,可以合理的上升。
的可能性是什么?
最简单的eFPGA设计没有电源管理。最初始的客户eFPGA要“常在,快。”
对权力的敏感客户可以做很多优化
我们实现了几种不同的功率优化eFPGA为客户实现了。
eFPGA FPGA芯片一样,使用bitcells程序数组和人字拖来保存状态。
都是容易软错误,就像微处理器和asic。这些错误是罕见,大多数客户忽略它们。
但在一些应用程序中,需要非常高的可靠性,例如自主车辆控制系统,空间应用和一些医学应用。
洗涤是一个选择,增加可靠性与标准eFPGA是可能的。如果这是不够的,还有两个选择:
这两种方法增加面积,但如果可靠性是必须的,他们可以实现。为多个客户,我们已经这么做了。
对于非常高容量的应用程序需要考虑以下选项减少eFPGA的面积。
这里有几个:
eFPGA采用起飞。客户计划几十个芯片的一个节点或非常高的卷,经济允许考虑一系列优化更好eFPGA最大化他们的SoC的价值主张。
|
|
|
|
|
|
|
|
留下一个回复