可编程的soc正逐渐发展成为对半导体景观的一个重要组成部分,如果他们能克服验证的挑战。
如果有一件事一定在芯片开发中,这是每一个建筑或半导体技术创新功能验证过程带来了更大的压力。门数为每个新技术节点的增加强调工具的能力。每一步的复杂性使得它很难找到深,个别案例bug。SoC设计带来的戏剧性的增长为全芯片验证软件发挥作用。一如既往地,新兴一代的异构计算平台是提高酒吧再次验证。这种新方法提出了新的挑战,必须面对两个设备芯片开发人员和用户。
“异构”这个词可能不起初听起来太令人生畏,soc以来一段时间包括多种形式的处理器。传统的cpu已经发展到多处理器子系统而gpu和其他专门的计算引擎也居住在同一芯片上。但是异构计算也需要这种架构两个步骤进一步包括FPGA-style可编程序逻辑,软件可编程引擎。这些特性可用的灵活性大大增加用户实现他们想要的功能在硬件,软件,或两者的结合。
即将到来的Xilinx加速度自适应计算平台(ACAP)称为“珠峰计划”是异构的主要新类的例子,可编程的出类拔萃。根据公开发布的信息,平台正在开发使用台积电7海里过程和今年年底前将磁带。Xilinx形容珠穆朗玛峰是“适合”大数据和人工(AI)应用程序,包括“视频转码、数据库、数据压缩、搜索、人工智能推理,基因组学、机器视觉、计算存储和网络加速。”
异构计算平台预计将是一个受欢迎和半导体工业的重要部分,因为他们的力量和广泛应用的适应性。等应用机器学习、深度学习和5 g无线正在推动旧技术的限制,将受益于新的架构和侵略性7海里流程节点。其他相关应用领域可能会包括军事/航空、自主车辆、云计算和物联网。
伟大的力量是伟大的复杂性,这导致一些严重的验证的挑战。
一个根本的问题是,任何可编程芯片(或multi-chip模块)必须验证两次,第一次的平台开发人员/供应商,然后由用户。标准和传统的asic芯片验证一次,然后编造的。用户必须re-verified FPGA芯片在目标应用程序的上下文中。异构计算平台有一个FPGA硬件验证的复杂性和所有硬件软件嵌入式计算由于处理子系统的复杂性。正如前面提到的,这个子系统包含了异构处理器,从多个来源有多种类型的软件,必须在硬件平台验证。
大多数现代soc包含复杂子系统构建高度可配置的IP模块,添加另一个验证问题的维度。可能的组合选项的数量在快速IP块蘑菇,让每个操作模式的模拟置换不切实际。仿真时也缺乏验证顶级连接的设计,这也可能是可配置的。进一步,许多设备I / O垫允许用户控制的多路复用协议运行的别针。这增添了更多组合时要考虑验证连接。
异构计算平台的独特挑战验证软件可编程引擎,可以重新编程芯片运行时“动态”。一些参考这种级别的类型的固件编程,这是公平地说,验证必须包括硬件、嵌入式软件和固件是完整的。每个引擎的重组可能定义一个全新的指令集架构(ISA)必须验证,在发展中新的处理器的一个困难的问题。缓存验证另一个经典的挑战,和缓存层次结构也可能是高度可配置的。
除了功能正确性,许多应用程序异构计算平台有严格的安全要求。硬件和软件安全机制必须验证正常工作时的随机故障如α粒子。进一步,安全逻辑来防止信息泄漏或设备劫持也必须验证。广泛采用ISO 26262等安全标准IEC 61508, - 254为合规使用精确的指标设定了一个很高的标准反应的缺点。这个行业正在努力为安全定义和规范相应的测量。
显然,传统的模拟testbenches甚至大量的测试用例不满足异构计算平台。这些巨大的设备需求形式验证的力量。因为它的详尽的自然,正式可以处理可配置性,重组和复杂的连接。专业正式的应用程序(应用程序)可以验证设计的许多方面,包括安全。正式的等价性检查可以确保什么是比赛制作是由平台供应商和设计验证用户设计已正确映射到可编程序逻辑。
芯片世界再次改变,和正式的EDA工具正在迎接新的挑战。
|
|
|
|
|
|
|
|
|
|
留下一个回复