HBM自负的DDR在带宽、权力

对图形、网络和高性能计算,高带宽内存(HBM)的最新迭代继续上升为一个可行的竞争者对传统的DDR, GDDR设计,和其他先进的内存架构如混合内存立方体。

HBM使低功耗/ I / O和高带宽内存访问更浓缩的形式因素,是直接通过堆内存模上彼此,分享同一个包作为SoC使用硅插入器或GPU核心。每个销驱动更短的跟踪,运行在一个较低的频率,进而导致显著降低开关电源。

高带宽性能是通过一个非常宽的I / O并行接口。HBM1可以交付128 gb / s,而HBM2提供256 gb / s最大带宽。内存容量很容易扩展通过添加更多的死亡堆栈,或添加更多的堆栈system-in-package。

图1:HBM1与HBM2。来源:SK海力士

公司使用HBM刚刚开始报告实际性能数据。eSilicon发现了一个8 x带宽增加与HBM其他DDR方法。和Synopsys对此发现比较的相对物理接口的每一点能量只是DDR4 HBM2还有5 x减少每一点能源数据传输部分。

这促使HBM周围设计活动。根据弗兰克•铁产品管理高级主管Rambus开车,这是把现有的能力动态随机存取记忆体与2.5 d技术和移动它接近处理器使用胖数据管道,加快数据吞吐量,减少权力的必要的驱动信号,和削减RC延迟。

“最初,高带宽内存被图形公司明确的进化方向的一步,”铁说。“但随后网络和数据中心社区意识到HBM可以添加一个新层的记忆内存层次结构更多的带宽,和所有的事情正在推动数据中心:更低的延迟访问,访问速度更快,更少的延迟,降低功率。因此,HBM设计活动在这些细分市场。”

HBM设计挑战
随着福利来挑战,然而,也有不少介绍HBM设计,指出卡尔文Chow,高级区域技术经理有限元分析软件。”其中一个包括占HBM I / o对噪声的影响。即使电源/销较低,有更多的I / o并行开火,导致当前消费显著增加。虽然信号痕迹是短,仍有噪音问题由于大量I / o的同时切换。”

考虑到有超过一千PHY I / o的HBM设计、测试/调试HBM设计比传统基于DDR设计更具挑战性,因为很难探测的microbumps成千上万的PHY I / o,他解释说。“夫妻可能有多个部分,来自不同sources-memory和控制器死了,SoC死亡,硅插入器,包——你可以有一个非常具有挑战性的时间调试故障或性能问题。这是极其重要的准确模型中的每个组件整体仿真在设计过程中。”

同时,巨额经常画的一个小得多的形式因素,热影响与hbm另一个重点区域在设计。

“事实上,HBM包的热特性是极其重要的,我们要做多个热测试车辆,以确保我们会推荐不会导致HBM栈本身开始失败,”解释人力Deepak eSilicon总经理的IP的产品和服务。“权力诚信也是非常重要的。你必须确保你有适当的内啮合发生死亡和连接所有这些microbumps所以你没有高电阻因为你集中太多的电流在一个区域与另一个。”

Chow表示同意。"堆内存往往重叠热死去,因为它创建了一个阻塞热流路径。不仅可以热影响性能,但是热的完整性必须得到验证,确保电线和通过满足所需的寿命要求。还应了解之一热可以从SoC夫妇如何记忆,反之亦然。包和硅插入器层也可能容易受到thermal-induced机械应力。因此,理解的热影响HBM设计是至关重要的在确定所需的冷却系统级别。”

图2所示。HBM插入器相连。来源:三星。

电力/性能权衡
从设计师的角度来看,设计HBM是不同的比他们过去做过什么堆叠结构,产品营销主管马克•格林伯格说DDR控制器IP Synopsys对此。首先,HBM是一个多通道体系结构。最重要的是,有一个问题关于如何在HBM利用所有的带宽。

工程团队仍然面临着传统的权力/性能权衡,他们总是有,但HBM帮助energ-per-bit基础上,格林伯格说。“HBM非常高效的能源用来转移数据的每一位在DRAM和SoC几个原因。界面结构的性质,这样的联系真的很短,是一个很好的渠道,并有非常低的电容与他们有关,所以你真的只是把一个很小的信号很短的距离。不像DDR4信号从SoC,通过一个包,PCB, PCB, DIMM插座,拐一个弯进入DIMM插座,上升到DIMM,跨DIMM扇出,然后进入DRAM -有很多的阻抗和电容与这条路有关。有少的HBM因为路径更短,更好的控制。”

进一步,更少的信号调节技术需要使用HBM接口比DDR接口。这些技术掌权在DDR的情况下,他们只是没有必要在HBM的情况下,他说。

当涉及到权衡,Lou Ternullo产品营销组主任内存、存储和接口IP节奏提醒,通常有两个旋钮,可以增加原始带宽。一个是时钟频率——datarate越高,带宽越高。另一种是数据引脚的数量可以同时访问。例如,如果系统是32位的,在同一频率如果你的比特数到64年的两倍,有效带宽翻倍;所以HBM实际上是1024位——这明显比其他更广泛的DRAM市场的今天。

那么如何做到这点,还减少权力吗?他断言力量方面是相对的,要看在相对情况下否则它就不是苹果的苹果。“例如,如果有两个不同类型的记忆- A和B,讨论——他们运行在同一时钟频率,你希望得到同样的带宽较低的权力——这是在这种情况下,你想实现什么。他们的方式,是通过玩物理定律得到工作。通过设计microbumps周围的整个生态系统和硅插入器,等等,相当高的技术允许传输datarate无需过量的终止,这减少了权力,因此,实现带宽收益。这是物理定律在起作用。”

当然所有这些复杂性增加了BOM, Ternullo指出。“硅插入器,这本身就是一种新技术,增加了更多的复杂性,和比尔的材料也在不断增加。你需要寻找高带宽的应用程序,用合理的利润率在产品支持更高的成本制度。该系统将更昂贵比购买定期DRAM和把它在一个董事会。本质上我们看到的是网络应用,高性能计算,这些类型的非常高的带宽需求,以及高利润率产品。采取的成本因素,只看带宽和可以解决的问题,理论上可以有其他应用程序——这是一种解决方案的价格点下来足以适合在其他市场。”

缺口的工具流
尽管优势,然而,设计工具滞后HBM时。

“今天有吨的缺口,人力说。在PCB“今天你在做什么,你在哪里把ASIC,你把一些其他DRAM PCB和钩它们全部加起来。现在你正在这一水平的集成,并把它在一个包中。这东西是一个传统的ASIC设计不需要担心。销的芯片将被创造出来。现在,是设计师的工作连接这两个芯片,和做所有的设计工作。所有以前在PCB现在设计师必须确保插入器设计运行所有这些痕迹。今天,没有工具可用来做到这一点。”

没有办法提取正确插入器,所以商业工具是用来模拟电感的影响。有新工具的路上,但设计团队已经回到解决使用传统领域得到真正的插入器攻击的r c特征提取的挑战,人力说。

另一个缺口的工具流运行是缺乏能力金沙集团(布局与示意图)。人力解释说,“在一个芯片,我可以运行lv,并确保我连接所有的发现,并正确地完成。但是当我把两个芯片内部的包,我如何确保我有连接正确吗?路由信号之间有两个芯片,lv不能运行的环境所以工程师想出自己的本土脚本,创建撞出去模式从一个芯片,和其他芯片他们得到坐标,然后编写脚本,确保信号将正确。”

底线是,解决方案不能来得太早。

结论
在高带宽内存将利用仍在上演。这是一个新技术,它的好处是刚刚开始被记录下来。

HBM正逐渐融入前沿图形,今天网络和高性能计算。但它也可能会发现深度学习的作用,人工智能,卷积神经网络、全自动车辆和其他先进的应用程序需求巨大的带宽和低power-particularly插入器的价格持续下降,芯片制造商建立足够的专业知识和历史使用这个新的记忆类型和不同的体系结构和包装。

有关的故事
解决下一代记忆
一长串的新内存类型冲击市场,但哪一个会成功还不清楚。
未来的记忆
专家在餐桌上,第2部分:2.5 d的影响和对权力的扇出和性能,当这种技术将成为主流。
卷积神经网络电力
采用机器学习方法的图像识别的生长;其他应用程序需要力量和性能改进。
DRAM的下一步计划是什么?
作为蒸汽的DRAM缩放耗尽,厂商开始关注替代包装和新的内存类型和架构。