如何识别和减轻潜在的失败tapeout之前。
Anand Thiruvengadam和科尔特斯的家伙
在现代电子记忆无处不在。离散存储芯片占的空间印刷电路板(pcb)。嵌入式记忆消耗的大部分平面布置图SoC (SoC)设备。许多multi-die芯片配置,包括2.5 d / 3 dic设备,是由需要更快的内存访问。设计和验证的记忆是一个主要的许多项目的一部分。
高安全性的应用程序,比如自动车辆时,太空系统,植入医疗器械,核电站也不例外。ICs驱动这些应用程序包含大量的内存,和技术使用的内存必须满足相同的高可靠性和功能安全标准的其他电子产品。记忆发展既不是全数字设计也不是完全手工制作的模拟电路。它有它自己的挑战和自己的解决方案。
上下文记忆可靠性是非常重要的,。今天的电子系统高内存带宽的需求,快速的吞吐量和低延迟。此外,通用内存设备让位给特定于应用程序的芯片与严格要求,性能和面积(PPA)。记忆是进入一个hyper-convergent空间,由多种技术、协议和架构在一个高度复杂的设计。
一个最近的博客文章讨论了在内存中增加“数字化”发展,利用数字电子设计自动化(EDA)工具设计组件的外围核心数组。许多功能安全技术开发可以采用数字逻辑记忆。这些技术满足安全标准的要求,如ISO 26262公路车辆。
虽然术语“安全”和“可靠性”有时可以互换使用,但仅仅是部分重叠。功能安全要求建立安全机制来检测故障在电子设备和适当的反应,以及计算,这种检测和反应产生高度的故障覆盖率。可靠性要求故障发生的可能性尽可能减少硅的设计和制造。
安全性和可靠性都必须横跨整个硅生命周期,从设计和验证通过实验室跟进到生产使用。在内存的情况下设计的早期和晚期阶段生命周期存在可靠性的最大挑战。早期的芯片故障(有时称为婴儿死亡率)抖出边缘设备,紧随其后的是一段时间(也许年)的低风险的操作。随着硅老化效应开始发挥作用,可靠性下降和失败变得更加普遍。
内存开发过程必须包括强大的静态和动态分析来识别和减轻潜在的失败在硅tapeout前生命周期:
Synopsys对此PrimeWave可靠性环境提供了一个统一的工作流在所有Synopsys对此PrimeSim可靠性分析和可靠性分析技术的引擎Synopsys对此PrimeSim连续提高生产力和易用性。这个过程始于Synopsys对此PrimeSim CCK,扩展了传统的电气规则检查(ERC)模拟域。
PrimeSim定制补充数字出错模拟使功能安全测试覆盖率分析实际完成芯片。甚至满足ISO 26262的要求要求和其他安全标准复杂和全面的失效模式、效果和诊断分析(FMEDA)。
Synopsys对此PrimeSim艾娃提供high-sigma(通常4 - 7)蒙特卡罗分析。它使用机器学习(ML)技术来更高效地运行而提供精度在1%的Synopsys对此PrimeSim HSPICE电路模拟器。毫升减少运行的数量级在传统强力蒙特卡罗模拟方法。
电力/地面完整性分析提供了Synopsys对此PrimeSim spr,这是足够快的运行在内存发展过程的早期。同样,Synopsys对此PrimeSim哈马德•本•哈利法•阿勒萨尼提供了高性能和foundry-certified结果准确性。这一分析涵盖了配电网络(生产)在内存设计以及信号。如果发现问题,假设分析和调试提示能很容易地找到并解决潜在故障的来源硅。
Synopsys对此PrimeSim MOSRA检查可靠性风险由于硅老化的影响。它还提供了高性能与foundry-certified准确性。当结合其他PrimeSim Synopsys对此PrimeWave可靠性环境中可靠性分析技术,记忆设计者可以确定他们的芯片将功能安全可靠的整个生命周期长,生产硅。
最后,记忆可靠性的解决方案是补充Synopsys对此集成硅产品生命周期管理(SLM)的家庭,使硅可靠性和性能在设备生命周期的每个阶段:
硅可靠性对整个生命周期的许多要求是关键应用程序驱动内存设计。只有全方位的分析,与一个统一的流程和经厂、可以提供确定性行业标准规定,要求客户和最终用户所需要的。
- - - - - -家伙科特斯是一个高级职员在Synopsys对此产品经理。
|
|
|
|
|
|
|
|
留下一个回复