标签:平面布置图

确保内存可靠性硅整个生命周期中
通过Anand Thiruvengadam11月- 14,2022 -评论:0

Anand Thiruvengadam和家伙科尔特斯记忆在现代电子产品无处不在。离散存储芯片占的空间印刷电路板(pcb)。嵌入式记忆消耗的大部分平面布置图SoC (SoC)设备。许多multi-die芯片配置,包括2.5 d / 3 dic设备,是由需要更快的内存访问。设计和验证备忘录……»阅读更多

芯片设计图表放置方法快
通过技术论文链接- 09年11月,2021 -评论:0

文摘”芯片平面布置图的工程任务是设计一个计算机芯片的物理布局。尽管research1五十年,芯片平面布置图不顾自动化,需要数月的艰苦努力,物理设计工程师生产可制造的布局。在这里,我们提出一个很深的强化学习方法芯片平面布置图。在不到6个小时,我们的方法奥特曼……»阅读更多

NoC经历从战壕
通过库尔特·舒勒- 9月28日,2021 -评论:0

Network-on-chip (NoC)互连作为替代传统的横杆已经明晰,但仍有大量的设计团队处于该阶段的过渡或也许还没有看到需要一个改变。与开关任何新技术一样,第一个障碍往往是简单的误解。当新用户第一次评估任何新技术,他们经常犯这个错误的攻击力……»阅读更多

PowerPlanningDL: Reliability-Aware芯片上的电网框架设计使用深度学习
通过技术论文链接- 12月31日,2020 -评论:0

学术研究论文从部门CSE, IIT Guwahatim,印度。文摘:“在芯片设计的复杂性,提高VLSI物理设计已经成为一项非常耗时的任务,这是一个迭代的设计过程。电力规划,平面布置图的一部分在VLSI物理设计电网网络设计是为了提供足够的权力所有底层…»阅读更多

机器学习芯片可以帮助开发更好的工具和机器学习?
通过Vinay Patwardhan- 18,2018 -评论:0

随着我们继续狂轰滥炸AI机器learning-themed演示在行业会议上,一位同事则告诉我他生病了看大纲的人类大脑的头一个处理器。如果你是一个芯片架构师试图建立一个以数据为中心的体系结构芯片的机器学习和人工智能(而不是compute-centric芯片,你亲…»阅读更多

最终的左移位
通过布莱恩•贝利- 09年3月,2017 -评论:0

平面布置图正在变得更加困难由于factors-increased动力输送网络的复杂性、延长的时钟树,日益严重的沟通,和更大的连通性的[getkc id = " 81 " kc_name =“SoC”]年代加上高度受限路由资源。平面布置图的目标是确定最优位置的块死。但连接…»阅读更多

高级合成被用来展示如何开发一个图片处理IP设计从c++源代码
通过节奏- 07年12月,2016 -评论:0

设计想象长和辛勤工作,才知道,您需要添加新的和更复杂的功能目标tapeout。前几个月你怎么能带来预期的性能和功能在同一时间吗?博世、高级合成(HLS)提供了解决方案。在本文中,我们将讨论如何HLS技术使得团队满足积极根据……»阅读更多

权力混淆,挑战
通过安Mutschler7月- 14,2016 -评论:0

我不得不承认我总是惊讶地听到,设计团队不使用工具尽可能最大程度地,在桌子上留下宝贵的节能机会,直到我记得艰巨的是让它没有巨大的经验,专业知识和正确的工具。我也总是着迷学习不那么显而易见的影响。这一点,Aveek……»阅读更多

下一代RTL平面布置图
通过导师,西门子业务2016年2月- 10(-评论:0

导师的身体RTL综合工具,包括实时设计师和下一代产品,有独特的技术,把放置在合成和地址需要RTL平面布置图。导师的身体RTL综合工具提供更高的能力,更快的运行时,最优QoR,和身体意识在RTL综合优化在更高层次的抽象和u…»阅读更多

IC编译器二世多层次物理层次结构平面布置图
通过Synopsys对此- 1月27日,2016 -评论:0

大型、复杂的SoC设计要求分层布局方法,跨越多个层次的物理层次结构。许多EDA工具只处理两个级别的物理层次结构在给定的时间导致了布局安排,是有风险的。Synopsys对此的IC编译器二世为自动化设计提供了多级层次结构,最大限度地减少时间的结果,提供了最佳QoR,和…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu