这个记忆,考虑优化和关键性能指标。
半导体行业正进入一个新时代的新一代记忆技术,与几个主要的词形变化。在这些磁性随机存取存储器(MRAM)的出现。几个帖子,我将提供驱动采用MRAM是什么背景,突出一些最初的挑战和讨论进展使STT MRAM建立。
如今,一个典型的单片机(MCU)是由SRAM和flash分别工作和存储记忆,除了逻辑和其他专业电路元素。在该行业遇到的问题与当前闪存是最小化浮栅的制造步骤的影响(FG)逻辑门的性能(图1)。为了实现这一点,制造商通常使用多达10个额外的屏蔽层,增加的复杂性和成本。集成是进一步复杂当逻辑部分迁移到high-k金属门(HKMG)计划在≤28 nm节点由于热预算HKMG的局限性。
图1所示。单片机集成方案和flash(左)和STT MRAM(右)
整合spin-torque-transfer MRAM (STT MRAM)的后端行(BEOL)另一方面容易只有三个额外的面具(图1)。此外,能源消耗为flash STT MRAM相比是巨大的。这些承诺STT MRAM的特点:速度快、non-volatility、低功耗、易于BEOL集成在低温下是最主要的原因逻辑和内存芯片开发STT MRAM技术。除了单片机,STT MRAM也正在开发取代SRAM作为最后一级缓存内存
每个单元的STT MRAM单元由磁隧道结(MTJ),在最基本的形式是由电介质隧穿势垒薄膜(~ 10厚分别)夹在两个铁磁薄膜(~ 10-30A厚CoFeB)。实际MTJ MTJ堆栈中的许多附加功能薄膜层(见图2),读取传感器生产硬盘驱动器(hdd)自2007年以来。
图2:(a) pMTJ堆栈细节,(b)和(c)显示截面的顶视图pMTJ数组
然而,孤立MTJ设备的需求有很大的不同在hdd和垂直数组MTJ STT MRAM (pMTJ)设备。创新在影片pMTJ堆栈沉积和蚀刻工艺设备是制造业的关键STT MRAM竞争密度/性能。此外,在内存芯片晶圆开始STT MRAM是制造10-20X高于硬盘工厂负责人,所以设备时间是设计中要考虑的一个关键因素。
应用材料取得了一些重要进展,STT MRAM制造业包括PVD技术的革新Endura平台和特殊腐蚀技术。使用这些新技术和利用我们Maydan技术中心功能测试设备阵列,我们验证了海温MRAM的可伸缩性和性能。公司已开发出一种multi-cathode PVD室,以及各种现场热处理室在公司的Endura平台pMTJ堆栈沉积(a精密控制微观结构和多层清洁接口)。此外,特殊的非易失性磁性材料蚀刻技术密集阵列开发腐蚀pMTJ数组。[1]
评估的性能pMTJ沉积和蚀刻设备,1 r pMTJ阵列测试芯片设计和制造Maydan技术中心。最小的细胞大小为130 nmx130nm(图2)相当于22 f2的28 nm节点和相当于~ 1 gb密度。这些测试芯片电特征在高通和结果共同呈现在2015和2016年IEDM IEDM。(2、3)这些结果,讨论了在接下来的段落,突出pMTJ阵列的性能组合使用Endura PVD系统和特殊腐蚀技术。
一个关键性能指标是咯%(隧道磁电阻)的蚀刻MTJ数组。平均咯~ 150%得到pMTJ阵列130 nm音高和50 nm直径(图3)。σ/意味着阻力(RP) < 8%。这两个值表明在蚀刻低腐蚀损失。通过优化自由层(FL)材料pMTJ堆栈,低P-AP开关的电流~ 90 ua (35 ns脉冲切换)得到的数组(图4)。
图3:咯情节死亡的比例不同的名义音高和CD
图4:合闸电流减少通过自由层(FL)优化
最后,通过优化分别沉积室硬件设计,~ 10的击穿电压分别以隧道势垒层明显改善从~ 1.2 v(标准)~ 1.5 v(改善),如图5所示。这是提高耐力的关键> 1015写周期中演示了我们的工作。[3]我在未来将进一步讨论这个博客。
图5:分别以VBD改进流程和硬件优化
[1]林et al ., IEEE磁学的反式,卷2015 p4401503 51
[2]公园et al ., 2015年26.2,IEDM
[3]菅直人et al ., 2016年27.4,IEDM
|
|
|
|
|
|
|
|
留下一个回复