决定什么类型的高速接口连接chiplets时使用。
在2020年美洲CadenceLIVE,一个最受欢迎的视频是由三星铸造的凯文绮和节奏的汤姆Wong题为“让我们谈谈芯片(Chiplets),婴儿…这都是D2D !”
他们对于这个标题,因为它提醒他们80年代歌曲的歌词…他们开始唱歌。
汤姆和一看趋势半导体驱动的经济过渡到chiplets:
右边的图显示了成本每平方毫米我们骑流程节点的路线图。当然,成本增加,这并不是什么新鲜事。经验法则是,成本会上升15%从节点到节点(同一地区),但你会得到两倍的晶体管,让你每个晶体管成本降低约35%。最近的节点,成本增加的速度比和面积比例下降较慢,每个晶体管,以便降低成本,取决于你和谁说话,小甚至负(更昂贵的)。这是摩尔定律的现实。这种现象导致芯片设计者采用先进的SoC设计的分类方法来解决这个问题。通过移动multi-die架构和使用先进的2.5 d包装,你得到的好处更小的模具尺寸和相应的利益在这些先进工艺几何图形更好的收益。许多人称之为超过摩尔。
左边的图显示了cpu、gpu,以太网交换机等等都变得更大。事实上,一旦你去多核,限制多少核心是差不多的最大数量上可以容纳一个十字线。至少,如果收益是线性的。
我注意到自己在热芯片一年半前,我们似乎看到的这些非常先进的单片集成电路芯片。看到我的帖子热芯片:Chipletifying设计以实例从AMD、英特尔、英伟达、惠普企业,等等。
十字线的局限性和收益率的挑战使得chiplet方法有吸引力。但这些chiplets如何相互沟通吗?这些都是需要高带宽通信高速芯片。基本上有两种方法:串行接口、并行接口。串行接口状态的艺术是112 g USR / XSR(超短接触,extra-short达到);对平行HBI (HBM)的一个分支或弓(堆电线)。你可以比较他们盯着桌子看。
凯文然后接手调查如何做出决定选择什么类型的接口。当然,还有更多的细节比串行与并行,但这是最大的决定。整个大考虑带宽、能源、延迟和海岸线的带宽(跨chiplet的边缘)。另一个重要考虑因素是是否一个封闭系统:你是建筑既死,双方的通信链路。或者是另一个集团,甚至另一个公司,建立一个死。在后一种情况下,你确实需要使用一些标准化接口,不是专有的。这所有的重大影响,整体系统参数,如流程节点,什么包装,什么类型的插入器,等等。
三星和节奏一起工作了40 g D2D三星5简述过程。在左边,你可以看到一切都是如何实现的。正确的显示了眼图和照片的实际测试芯片评估板。
节奏IP支持三星铸造过程是更广泛的比40 g UltraLink D2D通信5海里。节奏提供了先进的内存IP和高速并行转换器IP各节点。
凯文包裹了一个最后的总结:
|
|
|
|
|
|
|
|
|
|
留下一个回复