确定时间延迟可以提高芯片的可靠性


越来越大的压力来提高集成电路可靠性在安全、关键任务应用程序引发需求定制自动化测试模式生成(生成)来检测小时间延迟,和芯片遥测电路,它可以评估时间保证金在芯片的一生。知道时机保证金在信号路径可靠性已成为一个重要的组成部分。时间关系……»阅读更多

Die-To-Die Chiplet沟通


在2020年美洲CadenceLIVE,一个最受欢迎的视频是由三星铸造的凯文绮和节奏的汤姆Wong题为“让我们谈谈芯片(Chiplets),婴儿…这都是D2D !”They went for this title because it reminded them of the lyrics of an '80s song...which they proceeded to sing. Process and packaging trends Tom led off with a look at the trends in semiconducto...»阅读更多

不同级别的互联


从0金属互连结构半导体一直到机架的服务器。库尔特·舒勒,负责营销的副总裁Arteris IP,解释了为什么每个人都是不同的,以及各个层面如何导致延迟和性能。»阅读更多

Die-to-Die和高速并行转换器PHY IP连接


超大型数据中心,人工智能(AI),和网络soc变得更加复杂和先进的功能,达到了最大的分划板的尺寸。设计师等分区soc在较小的模块需要超和extra-short达到链接inter-die连接高数据速率。die-to-die连接性也必须确保可靠与极低……»阅读更多

Baidu