Die-to-Die和高速并行转换器PHY IP连接

超大型数据中心,人工智能(AI),和网络soc变得更加复杂和先进的功能,达到了最大的分划板的尺寸。设计师等分区soc在较小的模块需要超和extra-short达到链接inter-die连接高数据速率。die-to-die连接性也必须确保可靠与延迟和功率效率极低。新用例是新兴multi-chip die-to-die连接的模块(反水雷舰),其中一些包括:高性能计算和服务器soc接近最大十字线大小,以太网交换机和网络soc超过最大分划板的尺寸,并与分布式人工智能(AI) soc sram规模复杂算法。

高性能计算和服务器soc规模越来越大,达到550平方毫米(mm²)到800毫米²SoC产量递减,增加了发电的成本,死亡。更好的方法来优化SoC产量是把SoC分割成两个或多个等效同质死了,如图1所示,使用die-to-die PHY IP连接死去。关键需求的用例极低的延迟和误比特率为零,因为较小的模具必须描述和行为作为一个死亡。

图1:一个高性能计算的例子和服务器SoC要求die-to-die连接

以太网交换机SoC的核心数据中心,必须以更快的速度移动数据从12真沸点25真沸点需要256道100 g并行转换器接口,从而无法适应SoC的800毫米²十字线区域。为了克服这样一个挑战,设计师把SoC分成一个配置的核心模周围是I / O死了,如图2所示。核心死然后连接到I / O使用die-to-die收发机模具。

在此用例中,死亡分裂只是有效的带宽密度die-to-die收发器远优于长达到并行转换器在I / O死去。因此最重要的参数是模具镶块带宽密度每毫米。

图2:一个以太网交换机的例子SoC要求die-to-die连接

AI SoC,每个死包含智能处理单元(IPUs)和分布式存储器每个IPU附近的局部。在这些用例中,各国议会联盟在一个模具可能需要访问数据位于另一个死的SRAM依靠极其低延迟短延die-to-die链接。

图3:一个AI SoC的例子要求die-to-die连接

在所有这些用例,理想的高速PHY die-to-die连接可以简化MCM的包装要求。由于高吞吐量/巷,112 Gbps,可以实现非常高的总吞吐量相对有限数量的车道。在这种情况下,包跟踪音高和堆栈可以保守(L / S 10 u / 10 u是很常见的)。在这些用例中,传统的、低成本、有机substrate-based包装也可以使用。

高速PHY IP需求
光学网络互连论坛(OIF)定义电气的I / O传输标准与数据速率112 Gbps超短接触(USR)和extra-short达到(XSR)链接。这些规范定义(我die-to-die链接。e:在包)和die-to-die光学引擎,坐在同一个包SoC)显著降低电力和复杂性以及密度非常高的吞吐量。

当研究高速PHY die-to-die IP解决方案连接在反水雷舰,SoC设计师必须考虑几个基本功能,包括数据吞吐量和带宽测量在盘尼西林(Gbps或真沸点)每秒,能源效率以焦耳每一点(pJ /位),延迟测量纳秒(ns),最大链接到以毫米(mm),和比特误码率(不得不)。

数据吞吐量和带宽
与其他收发器实现互操作性,die-to-die PHY IP必须确保遵守有关OIF电气规格USR和XSR链接。支持脉冲幅度调制(PAM-4)和不归零(NRZ)信号是至关重要的,以满足需求的两种类型的链接,实现最大每车道112 Gbps的带宽。这种信号会导致非常高带宽效率,这是一个关键需求由于非常大的数据量之间的旅行MCM中死去。数据转移通常是在每秒,这强加限制芯片边缘的大小(海滩)分配给USR和XSR链接。

然而,同样重要的是支持范围广泛的数据速率。通常,需要实现die-to-die链接假设数据率与内部结构中使用的数据速率或支持所有所需的数据速率到协议。例如,PCI Express,即使在高速等32 Gbps,必须支持数据利率降至2.5 Gbps协议初始化。

链接到
在die-to-die实现中,大量的数据必须经过短数据路径在死亡之间的差距。为了保证模具的位置的最大的灵活性在包底物,有必要PHY IP支持之间的距离TX和RX的50毫米。

能源效率
能源效率成为一个尤其重要的因素在SoC的功能用例被分为若干个同类的死亡。在这种情况下,设计师寻找方法将大量数据之间的死而不影响SoC的总功率预算。理想die-to-die PHY IP提供能源效率比一个微微焦耳每一点(1 pj /位),或等价于1 mw / Gbps。

延迟和误码率
为了使死“透明”之间的连接,必须非常低的延迟,而误比特率(BER)必须优化。由于简化架构,die-to-die PHY IP实现超低延迟本身数量比10 e^-15年。根据链接到达,互连可能需要保护的前向纠错(FEC)机制实现如此低的伯斯。联邦选举委员会延迟影响整体解决方案的延迟。

宏观布局
除了这些性能相关参数、PHY IP必须支持在各方的死,使有效的平面布置图以及MCM死去。宏使高效inter-die路由的优化位置较低耦合、优化模具和MCM区域,最终提高功率效率。

还有许多其他因素在选择die-to-die PHY IP,包括包括可测试性的特性,使模具的生产测试在包装之前,但上面的是最重要的。

结论
更高的数据速率和更复杂的功能增加SoC大小为超大型数据中心、人工智能和网络应用程序。作为SoC尺寸接近分划板的尺寸,设计师被迫把SoC分割成较小的死是打包在multi-chip模块(反水雷舰)实现高生产产量和降低整体成本。小死于一个MCM然后通过die-to-die互联与特色非常低功率消耗和高带宽/模具镶块。在高性能计算和人工智能应用,大型soc是分成两个或多个同质死了,和在网络应用程序I / o和网络核心分为两个独立的死亡。die-to-die互连的soc不能影响系统整体性能和低延迟需求,估计和高吞吐量。这些需求正在推动等需要高通量die-to-die phy Synopsys对此的DesignWare USR / XSR PHY IP使die-to-die连接在MCM设计数据速率高达112 Gbps每车道非常高的能源利用效率。DesignWare USR / XSR PHY IP符合OIF cei - 112 g和超短CEI-56G标准达到(USR)和extra-short达到(XSR)链接。