拓扑设计需要物理数据

作者:Ann Steffora Mutschler

为了更好地理解设计拓扑并对时钟/寄存器门控做出决策，RTL工具需要矢量集来理解如何门控时钟和寄存器。然而，如果在RTL中对所有启用的信号设置了某些约束，它们可以被重用用于控制时钟和下游没有使能器的寄存器——甚至不需要一个向量集。

亚特兰大公司的企业营销副总裁Mike Gianfagna指出，时钟/寄存器门控是降低功耗的常用方法，而且没有矢量，但这并不容易。“时钟门控需要增加电路，更多的晶体管意味着更多的功率。你需要确保这些晶体管的额外开销能带来净(显著)功耗降低，但情况并非总是如此。”

他说，有时候，添加门控会增加功率，原因是门控没有关闭足够的活动，这反过来又由用例和向量驱动。“这是很难回避的。一种方法不能适用于所有情况。你需要理解设计的用例。”

提升到更普遍的拓扑优化问题，Gianfagna解释说功率是一个驱动因素，但时间/性能和面积也是一个驱动因素。“如果你能缩短关键网的长度，你就能让芯片运行得更快。这绝对是一个拓扑问题，在RTL中可以帮助优化的工具非常有用，因为数据的复杂性远远小于处理扁平的网列表。”

然后是面积，这是由路由拥塞驱动的。“有一些特定的RTL结构会让你的位置和路径工具感到头疼。非常宽的mux就是一个例子。如果您能够在RTL中发现这些问题并修复它们，您将得到一个更紧凑、性能更高的设计。路由拥塞是一个非常现实的问题。如果它足够糟糕，没有地方和路径工具可以解决它。你必须改变设计，否则你将永远无法关闭它，”他指出。

Mentor Graphics的产品营销经理Christen Decoin对此表示赞同。“在RT级别，当你研究拓扑优化时，通常对下游会发生什么知之甚少:功率会是多少，时间会是多少。”

但他指出，现在有越来越多的商业工具可以实现评估、功率和时间优化，然后可以改变RTL块的拓扑结构，从而使下游软件具有更高效的时间或功率。

新技术带来的新挑战

Decoin表示，随着3D-IC集成的发展，新的技术问题也需要解决。“对于3D-IC集成或soc来说，它变得至关重要，也是很多人谈论拓扑优化的地方。SoC级别有很多需求，但随着3D IC集成，拓扑将变得极其重要，因为对于RTL拓扑优化，必须从热角度、功率角度和时序角度找到更好的解决方案。他们说在RTL的拓扑层面上你控制了70%的功率问题和70%以上的热问题。关键在于，在RTL层面，他们可以有一些估计，但他们还没有一个明确的下游设计反馈循环。”

为了做到这一点，业内正在进行工作。举个例子，Mentor正在研究，“例如，你如何在RTL级别进行功率估计，你可以向下走，在门级别做一些功率分析，然后在GDS上做一些功率分析，然后反馈给你——这将为你在给定IP的RTL级别提供一些知识。”当你在不同的SoC或不同的设计块中重新使用该IP时，你就会得到一些信息。”

3D IC集成以及finFET晶体管使用的增加正在改变SoC中考虑的功率问题。Synopsys市场营销、RTL合成和测试高级总监Gal Hasson指出，鉴于finfet预计比CMOS晶体管泄漏更少，动态功率问题将再次需要关注。

有许多技术来做时钟门控的目的是减少动态功率。“最初，基于一些电路结构，它是相当简单的。如果有一个寄存器，其中输出通过MUX返回到寄存器的数据中，则可能有机会对该寄存器进行门控。通过这样做来确保寄存器不打卡，值保持不变，并节省电力，”他解释道。

从那时起，时钟门控在许多方面都有了发展。就时钟门的数量而言，对每个触发器进行门控的成本可能很高，因此在可能的情况下，目标是用一个门对多个触发器进行门控。哈森说:“你实际上可以在层次结构中往上走，也许你会发现你可以用一个门来打开整个街区。”“在某些情况下，你可以混合这些，在寄存器上做一个较低的级别，也可以在块级上进行gate。进化的一个方向是研究如何优化时钟门。我们想插入多少个，我们想把它们放在哪里，我们想影响多少个flop或block，我们想把它放在时钟树的多高位置?”

时钟门控的另一个方面与向量或活动有关。他说，如果把它添加到等式中，就可以看到电路结构和用于时钟门控的触发器，以及它们的活动，这有助于确定对触发器进行门控是否有意义。“如果你看到有很多失败的活动，你从限制中的收益将是最小的，也许会对时机产生影响，因为这是一个权衡，所以你不想限制这些失败。”

还有更高级的技术，包括自门控，其中检查进入流的新数据，以查看它是否与已经留在触发器中的数据不同。如果输入的数据和触发器中的值是相同的，触发器不需要被计时，它可以在那里被门控。

所有这些导致了将物理信息(放置信息)考虑在内的相对较新的方法，这可以帮助设计者减少时钟线的长度，提高时钟树的功率，将路由区域减少许多倍，并给出更优化的结果。Hasson补充道:“随着技术的发展，合成中包含了更多的物理信息，很明显，在合成中需要从一开始就对物理信息和放置信息进行时钟控制，这样才能更好地相互关联。”

最后，关于时钟门的使能信号的定时，当综合研究寄存器和时钟门的实际位置时，它可以很好地理解使能信号和使能信号的定时。“如果这是一个关键信号，合成可以对它进行更多的工作，确保它符合时间，所以它有非常好的可见性。这是一种很快就会出现的能力。”